EDN首页   博客首页

日志档案

发表于 2007-12-1 0:52:43

1

标签： 无标签

有限状态机

最近在研究FPGA里面时序逻辑的，里面的有限状态机怎么那么难写啊，打算好好研究一下了。

系统分类: CPLD/FPGA   |   用户分类: Electronic Theory   |   来源: 原创   |   【推荐给朋友】   |   【添加到收藏夹】

    阅读(659)    回复(2)  

投一票您将和博主都有获奖机会！

最新评论

  • CESAD

    2007-12-6 0:19:21

    状态机的等价状态的化简有好多中方法，我们除了根据他的概念来化简外。

    概念有：等价递归定义：如果两个状态对各输入值有相同的输出，并且对相同的输入值他们所转移到的下一状态也相同，则这两个状态是等价的。

    但是往往这样很难彻底化简完成，我们借助三角形队列来对状态机进行完全的化简。

  • CESAD

    2007-12-8 0:11:44

    昨天给状态机加了一个复位信号，状态全乱了。

    简直就是安史之乱。

标题
姓名  
主页
验证码：