标签：
无标签
cpld=>lcd
本设计的最初想法是设计一个伪彩屏的控制器.最初采用max7128(因家里还有一些),最终因资源不足流产,后看到上海某国企出产的伪彩屏采用89c51,本人又采用mage设计了一版,成功了到是,就是速度约20k(原设计的最大能力分析为200k,但由于程序解码原因实测仅达到20k),有点不尽如人意.现又以epm240重新设计,现在板子还在生产中,预期速度可达到3M并行速度,这样还是可以认可的.现说明一下最新情况,因测量不慎将高压引入lcd和cpld,又进了一块lcd,延误了几天,现在已经完工,情况如下:
epm240宏单元用去190个,管脚58只,实机测试速度200k,因暂时手头只有51可用,其p0口在应用中高电平上升很慢,约需5us,故采用p1口传输数据,现图形显示在前端还正常,后端不知何故总要多出几个数据,造成后端有扫帚纹,考虑可能由于数据线过长(60cm)造成,总之还有待测试.另图已整理完毕.
系统分类:
CPLD/FPGA | 用户分类:
其他 | 来源:
无分类 | 【推荐给朋友】 | 【添加到收藏夹】