博客搜索:
以下是关于标签 闹钟 的列表
  • 2

  • 【分享】基于CPLD的数字钟设计(VHDL语言) 2007-12-23 21:37:10

    利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过…

    博客:colinzhang | 类别:CPLD/FPGA | 评论:1

  • 0

  • 用DS12887时钟芯片制作的时钟闹钟系统 2007-8-18 15:41:30

    功能:使用DS12887作为时钟的发生和保持电路,DS12887内部集成晶振和电池,断电情况下可运行10年左右;同时其内部有128字节非易失性RAM,可以保持时钟和闹钟信息;主控电路为A…

    博客:eleclike | 类别:单片机 | 评论:7

总共 回帖, 当前 /

“2008我的工程师社区”是EDN对所有注册用户展开的一次大型社区活动,参与就有大奖等你分享!      我要参加>>

STM32 Family:欢迎参加STM32系列活动,分享22500元博客大赛现金大奖,还有机会获得知识竞赛的免费STM32学习套件,更多精彩等你参与。

CAN总线设计进阶:PCB免费领取,专家坐阵答疑,助你一臂之力成为技术牛人,还有成千网友等您一起交流。

《匠人手记》火热出售:“程序匠人”与你分享更多独家设计案例与经验技巧,还有“匠人书友会”等你加入交流。

E币换礼:加入工程师社区,交流设计经验,分享设计成果,轻松赢得E币,ARM开发平台,卓越礼券就等你来拿。

TimeQuest就一定要搞定——由QSF生成SDC

QSF是Quartus Settings File的缩写,包含了一个Quartus工程的所有约束,包括工程信息、器件信息、引脚约束、编译约束和用于Classic Timing Analyzer的时序约束。

关于ADC的使用心得--1.根据系统的精度要求选择合适的位数 续

RVMDK纯软件仿真

谈谈DSP的绝对地址访问。