博客搜索：
以下是关于标签 testbench 的列表

  • 0

  • Testbench之Simulate Altera ip core 2007-12-18 14:00:40

    昨天帖了一下为何不见了？再说 使用Modelsim来Simulate Altera ip core想必大多数人会，可对于一个新手来说，任何看起来很小的障碍都会成为其成功或失败的关键。 Simulate Altera ip core，也问过…

    博客：ostrich1983 | 类别：CPLD/FPGA | 评论：1

  • 0

  • Testbench之inout port 2007-12-14 11:43:38

    例为sync_ram,data为inout port，在Test时，data须定义为wire.另外定义它的两种状态，reg data_in,wire data_out。在初始化in port时候直接使用data_in，代替data作为input时候的状态。所以要将data与连…

    博客：ostrich1983 | 类别：CPLD/FPGA | 评论：0

  • 0

  • Testbench之激励触发 2007-12-13 11:24:27

    我们在TEST时需要做一些特定的触发，而使用FORCE命令太麻烦，这里使用EVENT作为触发和引起触发的动作。与V中一样，@作为wait for trigger，相当于判断，OK后执行下一步，而->表…

    博客：ostrich1983 | 类别：CPLD/FPGA | 评论：0

  • 1

  • 什么是“高级验证方法学”？ 2007-9-2 21:44:47

    A functional verification methodology supports the art and science of verifying electronic systems. Specifically, the AVM is a methodology to build pieces of software, called testbenches, whose function is to verify electronic designs. The AVM pr…

    博客：riple | 类别：CPLD/FPGA | 评论：0

  • 5

  • Writing.Efficient.Testbenches中文翻译 2007-3-26 17:53:42

    Xilinx FAE写的Application Note文档，网上能搜到不少中文译文，因为觉得有些地方翻译地欠妥当，因此自己也翻译了一下。不过这约莫是去年上半年的事情了，一直仍在电脑的文档的角落里，…

    博客：phixcoco | 类别：专业英语 | 评论：1

  • 8

  • 双口RAM的testbench 2007-3-2 19:01:07

    需要的朋友可以参考,我是用Modelsim仿真的----------------------------------------------------------------------------------------------------------- -- Designer : skycanny -- Date : 2007-2-3 -- Description : This VHDL f…

    博客：skycanny | 类别：CPLD/FPGA | 评论：10

总共 回帖, 当前 /

博客名人堂

更多
rdcoo： 从重点中学校长逃说情债说起
hotpower： HotComm重大转折---谢谢小朋友给俺的灵感
PIMrGreen： 期待绿色PC早日面市
avan： 水簇冷却 化解芯片散热难题
tanly8236： 长期潜水中,偶今天上来发个《绝密档案》－非常實用的說～！

2008我的工程师社区   7月

“2008我的工程师社区”是EDN对所有注册用户展开的一次大型社区活动，参与就有大奖等你分享!      我要参加>>

STM32 Family：欢迎参加STM32系列活动，分享22500元博客大赛现金大奖，还有机会获得知识竞赛的免费STM32学习套件，更多精彩等你参与。

CAN总线设计进阶：PCB免费领取，专家坐阵答疑，助你一臂之力成为技术牛人，还有成千网友等您一起交流。

《匠人手记》火热出售：“程序匠人”与你分享更多独家设计案例与经验技巧，还有“匠人书友会”等你加入交流。

E币换礼：加入工程师社区，交流设计经验，分享设计成果，轻松赢得E币，ARM开发平台，卓越礼券就等你来拿。

记者博客

更多

姚琳： 多晶硅太阳能电池的风险在哪里

姚钢： TD，请不要拿老百姓说事

博客精华

更多

TimeQuest就一定要搞定——由QSF生成SDC

QSF是Quartus Settings File的缩写，包含了一个Quartus工程的所有约束，包括工程信息、器件信息、引脚约束、编译约束和用于Classic Timing Analyzer的时序约束。

• 关于ADC的使用心得－－1.根据系统的精度要求选择合适的位数 续

• RVMDK纯软件仿真

• 谈谈DSP的绝对地址访问。