电容相关知识

[attach]124485[/attach][attach]124482[/attach][attach]124483[/attach][attach]124484[/attach]感谢叶同学和高同学的大力奉献。

系统分类: 资源共享   |    用户分类: Misc    |    来源: 整理

该用户于2010/2/21 17:52:28编辑过该文章

在ModelSim波形图中以参数名显示变量

在使用Verilog HDL编写有限状态机等逻辑的时候，状态机的各个状态通常以参数表示，但当使用ModelSim仿真的时候，状态机变量在wave窗口中以二进制编码的形式显示，例如：4’h0、4’h1等。这种显示形式不是很直观，但我们可以使用ModelSim提供的命令将状态机变量以“文本”形式的参数名显示，从而有利于调试。假如一个状态机有如下的编码： parameter WAIT_INPUT1 = 2'b00, // 状态机参数定义，表示4个状态 DELAY1 = 2'b01, DELAY2 = 2'b10, WAIT_INPUT2 = 2'b11; reg [1:0] current_state; 缺省情况下，状态机current_state…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 整理

该用户于2010/2/21 16:40:36编辑过该文章

很多PCB封装的网站

http://www.pcbmatrix.com/

系统分类: 自由话题   |    用户分类: Misc    |    来源: 原创

该用户于2010/2/21 14:21:36编辑过该文章

EMVA

[attach]124370[/attach]http://www.emva.org/

系统分类: 资源共享   |    用户分类: VIP    |    来源: 原创

新发现的一个关于ALTERA PLL 失锁的一个问题

原来的设计是由27M的时钟产生出来100M和75M的两种时钟，75M为系统时钟，100M为Memory时钟，并且用PLL的LOCKED输出作为系统的全局复位信号。 在设计比较小的时候没有发现什么异常。而当设计比较大的时候，LOCKED信号就会莫名的复位。 1-- 最开始是怀疑是不是PLL输出的时钟的FAN OUT太多，导致PLL不稳定，所以把FAN OUT比较大的时钟信号分成2个PLL来做，但是还是不行。 2-- 然后怀疑是不是PLL的供电不稳定，导致了经常失锁。经过测试没有发现问题。 3-- 最后想到由27M分出100M时钟，…

系统分类: 自由话题   |    用户分类: FPGA    |    来源: 原创

浮点数的内存结构

所有的C/C++编译器都是按照IEEE（国际电子电器工程师协会）制定的IEEE 浮点数表示法来进行运算的。这种结构是一种科学表示法，用符号（正或负）、指数和尾数来表示，底数被确定为2，也就是说是把一个浮点数表示为尾数乘以2的指数次方再加上符号。下面来看一下具体的规格: 符号位 指数位 小数部分 指数偏移量 单精度浮点数 1 位[31] 8位 [30-23] 23位 [22-00] 127 双精度浮点数 1 位[63] 11 位[62-52] 52 位[51-00] 1023 我们以单精度浮点数来说明： 指数是8位，可表达的范围是0到255 而对应的实际的指数是－127到＋128 …

系统分类: 自由话题   |    用户分类: FPGA    |    来源: 整理

PCB设计时候关于电源和地的处理

1：外部进来的12V电源，经过共模线圈之后出来的数字地，建议用这个数字地连接到机壳，通过RC并联网络连接到壳体。理由是，线圈之前的地只是12V的一个回流地，而后面的数字地上才有高频干扰，所以需要数字地而不是12V的地连接到壳体上。电阻1M~2M，电容1nF 2：关于接地点的问题 老师的建议是所有的固定孔都需要连接地，因为这样可以最大的减少高频干扰到地之间的阻抗。[/size] [size=2] 3：关于数字地模拟地的划分 数字电源到模拟电源可以用磁珠，而数字地到模拟地之间就不要用了。因为磁珠都…

系统分类: 接口电路   |    用户分类: Misc    |    来源: 整理

认证过程中经常发现的电磁超标的问题处理

综合以前我们在认证过程中发现的电磁超标问题，主要集中在下面几个地方，各位日后在设计的时候需要留意。 1：有源晶振的电源需要用磁珠与别的电源隔离开，并且电源需要用电容去耦，一定要有小电容，比如10p，100p等，一个0.1u滤不掉高频干扰。就像上次说的那样，一个0.1u，并上一个小电容。 2：有源晶振信号输出需要并一个18p电容到地，然后串一个33R电阻再出去，这样以来可以降低时中的辐射程度，二来可以方便日后的整改。 3：无源晶振的壳需要接地。 4：USB等的头的壳需要接地。

系统分类: 电源技术   |    用户分类: Misc    |    来源: 整理

如何解决当前CAN网络应用层协议设计面临的关键问题

我曾经在电子工程开了一次在线的技术讨论，现在把电子工程整理的内容放在这里，供大家参考： 就如同集成电路、微处理器的诞生一样，数据总线技术的问世成为了汽车电子技术发展的一个重要里程碑。如今，随着CAN总线技术在汽车电子领域日益广泛的应用，其协议一致规范表述的重要性也逐渐凸现。根据ISO（国际标准化组织）定义的OSI模型，CAN协议定义了物理层及数据链路层规范，为不同的汽车厂商制定符合自身需要的应用层协议提供了便利。如果需要建立更加完善的系统，还需要在CAN的基础…

系统分类: CPLD/FPGA   |    用户分类: Misc    |    来源: 整理

关于示波器的十个问题和十个答案

示波器数字示波器一直是工程师设计、调试产品的好帮手。但随着计算机、半导体和通信技术的发展，电路系统的信号时钟速度越来越快，信号上升时间也越来越短，导致因底层模拟信号完整性问题引发的数字错误日益突出。针对这些新的测试挑战，示波器供应商不断推出了性能更好的数字示波器。但要想准确快速地对系统信号进行分析，测量时还有很多新的因素必须考虑。如仪器速度能否跟上被测信号的变化、带宽是否足够、测量方法会不会引入干扰，甚至还有所使用的探头是否合适等等。 　　问题1：每…

系统分类: 消费电子   |    用户分类: Misc    |    来源: 整理

AWG美国线规及标准(zz)

。英文缩写: AWG (American Wire Gauge) 中文译名: 美国线规 分 类: 电信管理 解 释: 美国区分导线直径的标准，又称B&S线程（即Brown & Sharps线程） 铜线直径通常以AWG（美国导线规格）作为单位进行测量。AWG前面的数值（如24AWG、26AWG）表示导线形成最后直径前所要经过的孔的数量，数值越大，导线经过的孔就越多，导线的直径也就越小。粗导线具有更好的物理强度和更低的电阻，但是导线越粗，制作电缆需要的铜就越多，这回导致电缆更沉、更难以安装、价格也更贵。电缆设计的挑战在于使用…

系统分类: 资源共享   |    用户分类: Misc    |    来源: 整理

关于USB线材

[attach]123932[/attach]================关于AWG================很多人可能有体会，前置的USB口拖动移动硬盘，或者会导致硬盘的传输速度下降。即使用机箱后面的USB口，有时还是会出问题。前两天用USB取电调试Lite板，接前置USB接口的时候网络无法运行，接后置USB就没有问题。问题的根源就在USB电缆的供电能力上。 　　USB线缆有四条线，其中一对是D+/D-差分信号线，称为1P，这一对线要求不高，AWG28就够了。另外一对线负责供电，VCC/GND，称为2C。供电线要示比较高，特别是对…

系统分类: 资源共享   |    用户分类: Misc    |    来源: 整理

该用户于2010/1/26 13:38:20编辑过该文章

一个不错的连接器网站

www.chinatyco.cnhttp://www.dxdlw.com/Default.asp上面介绍了很多关于连接器以及连接线材方面的知识，可以学习学习。

系统分类: 资源共享   |    用户分类: FPGA    |    来源: 无分类

该用户于2010/1/26 15:50:07编辑过该文章

Cyclone4的一些主要的技术参数

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 整理

关于上拉下拉电阻（zz）

weak pull up - 上拉电阻大，电流小====================================一、什么是上拉电阻？什么是下拉电阻？ 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！ 上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 二、上拉电阻及下拉电阻作用： 1、提高電壓准位：a.…

系统分类: CPLD/FPGA   |    用户分类: Misc    |    来源: 整理