如果定义的变量超出某个bank的范围，会出现诸如“Can't find 0x80 words for psect rbss_2 in segment BANK2”之类的错误报告。

如果“.c”中定义的变量的bank与“.h”中extern的相应变量的bank不一致，会出现类似“Fixup overflow in expression (loc 0xDC2 (0xD9A+40), size 1, value 0x1A3)”的错误报告。

18：将多个不相关的原理图画在一个PCB文件中：右击原理图的空白处（边框以外的空白处，很奇怪，如果点了边框里面绘图区的空白处，虽然也出现菜单，但点“Properties”时没有对话框出现，可能是软件出了点小毛病），选择“properties”->“Organization”，修改图纸编号。建立一个总图，把所有分图的Symble添加到总图里面。用总图生成网络表：选择“Append sheet numbers to local...”使每个网络标号包含其所在分图的图纸编号。这样，不同图纸中同名的网络标号就不会自动连接到一起了。

ASCII 码表，放在这里只是为了查询方便。

Dec	Hx	Oct	Char		Dec	Hx	Oct	Char	Dec	Hx	Oct	Char	Dec	Hx	Oct	Char
0	0	000	NUL	(null)	32	20	040	SPACE	64	40	100	@	96	60	140	`
1	1	001	SOH	(start of heading)	33	21	041	!	65	41	101	A	97	61	141	a
2	2	002	STX	(start of text)	34	22	042	"	66	42	102	B	98	62	142	b
3	3	003	ETX	(end of text)	35	23	043	#	67	43	103	C	99	63	143	c
4	4	004	EOT	(end of transmission)	36	24	044	$	68	44	104	D	100	64	144	d
5	5	005	ENQ	(enquiry)	37	25	045	%	69	45	105	E	101	65	145	e
6	6	006	ACK	(acknowledge)	38	26	046	&	70	46	106	F	102	66	146	f
7	7	007	BEL	(bell)	39	27	047	'	71	47	107	G	103	67	147	g
8	8	010	BS	(backspace)	40	28	050	(	72	48	110	H	104	68	150	h
9	9	011	TAB	(horizontal tab)	41	29	051	)	73	49	111	I	105	69	151	i
10	A	012	LF	(NL line feed, new_line)	42	2A	052	*	74	4A	112	J	106	6A	152	j
11	B	013	VT	(vertical tab)	43	2B	053	+	75	4B	113	K	107	6B	153	k
12	C	014	FF	(NP form feed, new page)	44	2C	054	,	76	4C	114	L	108	6C	154	l
13	D	015	CR	(carriage return)	45	2D	055	-	77	4D	115	M	109	6D	155	m
14	E	016	SO	(shift out)	46	2E	056	.	78	4E	116	N	110	6E	156	n
15	F	017	SI	(shift in)	47	2F	057	/	79	4F	117	O	111	6F	157	o
16	10	020	DLE	(data link escape)	48	30	060	0	80	50	120	P	112	70	160	p
17	11	021	DC1	(device control 1)	49	31	061	1	81	51	121	Q	113	71	161	q
18	12	022	DC2	(device control 2)	50	32	062	2	82	52	122	R	114	72	162	r
19	13	023	DC3	(device control 3)	51	33	063	3	83	53	123	S	115	73	163	s
20	14	024	DC4	(device control 4)	52	34	064	4	84	54	124	T	116	74	164	t
21	15	025	NAK	(negative acknowledge)	53	35	065	5	85	55	125	U	117	75	165	u
22	16	026	SYN	(synchronous idle)	54	36	066	6	86	56	126	V	118	76	166	v
23	17	027	ETB	(end of trans. block)	55	37	067	7	87	57	127	W	119	77	167	w
24	18	030	CAN	(cancel)	56	38	070	8	88	58	130	X	120	78	170	x
25	19	031	EM	(end of medium)	57	39	071	9	89	59	131	Y	121	79	171	y
26	1A	032	SUB	(substitute)	58	3A	072	:	90	5A	132	Z	122	7A	172	z
27	1B	033	ESC	(escape)	59	3B	073	;	91	5B	133	[	123	7B	173	{
28	1C	034	FS	(file separator)	60	3C	074	<	92	5C	134	\	124	7C	174
29	1D	035	GS	(group separator)	61	3D	075	=	93	5D	135	]	125	7D	175	}
30	1E	036	RS	(record separator)	62	3E	076	>	94	5E	136	^	126	7E	176	~
31	1F	037	US	(unit separator)	63	3F	077	?	95	5F	137	_	127	7F	177	DEL

UART串口就像我的宠物，亲亲热热十几年了，一直很温顺。今天突然向我龇牙，被它吓出一身冷汗。

其实事件的起因很简单，算是我多事，本来没什么的。焊好一片新板，uPSD3251的，11.0592的晶体，带两个串口，想调试一下。就写了一段单片机的程序，在串口接收中断里面把收到的东东立刻发回去。

用PC机串口调试软件定时发出一个测试字符“a”，然后接收，Rx和Tx指示LED同时闪亮，接收正确。当我随手把测试字符改为“abcdefg”时，就出现乱码了，好像大约一秒出现一次（巧合，跟自动发送的定时时间有关）。

于是怀疑是不是没有伺候好看门狗，经测试，那条狗很尽职，从来不乱叫。

然后怀疑晶体的质量，换了晶体，也换了相应的电容，愁容依旧。

最后，修改程序，把收到的东东放到接收缓冲区，满了的时候，就转移到发送缓冲区发送，本本份份的、按部就班的处理接收和发送，问题就解决了。

其实，在接收中断里面随手把收到的东东发回去，只是为了测试一下通路，实际应用中没有人会这样做。但是，仅仅是测试的时候多发了几个字符，没想到就能积累起误差，引起这么大的麻烦。看来，还是功夫不到家啊。

后记：
51单片机只有接收缓冲没有发送缓冲，在上一个字节没有发送完成就写入下一个字节当然会出问题，与误差积累没有关系。PIC系列接收发送都有缓冲，就不会出现这种问题。

（接《Protel99 SE小贴士》）

16: PCB改栅格：工具条里面的“#”。

17：如果原理图太大，打印困难，可以切割成多个sch分图，然后建立一个总图，在总图里面用"Design->Creat Symble from sheet"生成各个分图的Symble。用总图做Annotate并生成网络表。做Annotate的时候，不要选中Annotate对话框中的"Option->Current sheet only"，这样，所有的分图的元件会统一编号。生成网络表的时候，"Net Identifier Scope"要选择"Net Labels and Ports Global"；"Sheets to Netlist"要选择"Active sheet plus sub sheets"或者"Active project"。这样，就不需要在各分图之间用Port做电连接，系统会认为不同分图中所有同名的NetLabel是连在一起的。

---

关于继电器：
交流线圈的铁芯中有短路环，保证电流过零而磁路不过零，直流线圈的铁芯中没有。
交流线圈可以长时间通电，直流线圈则要看具体型号的说明书。
交流线圈的阻抗小，如果用直流驱动，要串联电阻。
MAX4822/4824用于驱动继电器，具有省电模式。
如果需要一个线圈长时间通电，可以用PWM驱动。线圈ON的时候，使PWM的duty cycle为100%，维持1s，然后降低duty cycle使线圈两端的电压达到维持电压的1.5倍。如果要驱动多个继电器，可以用74HC165,6B595等带OE的芯片缓冲，PWM连接到OE。

Protel99 SE 的 Tips

1：按Tab键修改正准备放置的实体的属性。

2：Schematics生成网络文件，在选中Active Project时，也要选Append Sheet Numbers to Local Nets和Descend into sheet parts。

3：生成元件列表。Schematics中选"Edit"->"Export to Spreed"->选"Current Sheet" 或 "Project"->"Next"->只选中"Part",其余的都Off掉->"Next"->只选中"Designator"、"Footprint"和"Part Type"->"Next"->"Finish"。
或者："Report"->"Bill of Material"设置更简单，更快一些。

4：在排了一半的PCB中，如果删掉了网络线或者根本就没有调入网络线，只是用手 工排了一部分，这时，如果调入网络线，所有的网络线线会像蜘蛛网一样，都会显示在屏幕上。这时，要去掉已经排好的部分的网络线，应该这样做： "Design"->"Netlist Manager"->"Menu"->"Update_Free Primitives From Component Pads"->"Yes"。如果管脚和与管脚相连的线都是高亮显示，就运行一次DRC（Design Rule Check），刷新一下。

5：设置/取消自动生成backup文件，在"File"左边那个大的下箭头中，有一个"Preference"。

6："View"->"Toolbars"中有"Power Objects"、"Digital Objects"等工具，很好用。

7：键盘上的"End"键刷新屏幕。

8：其实，窗口上的"SelectObjectInsideArea"、"DeselectAllObjects"等buttons和"Wiring Tools"中的"Place Part"等buttons都很方便，不必在键盘上敲命令。可能是DOS版本的Protel用的实在是太熟练了，这种恶习很难改。

9：生成Gerberfile: "File"->"CAM Manager..."->"Gerber"。在"Cam Output for xxx.cam"中选中"Gerber Output1"。然后按"F9"或"Tools"->"Generate CAM Files"。

10：改线宽参数："Design"->"Rules"->"Routing"->"Width Constraint"设置Minimum、Maximum和Preferred。
改孔径参数："Design"->"Rules"->"Manufacturing"->"Hole size constraint"。

11：PCB生成.net,并与Sch生成的.net比较："Design"->"Netlist Manager"->"Menu"->"Creat Net List From connected Copper..."、"Compare Net List"、"Compare Net List File to Board..."。

12：PCB打印某一层："File"->"Print/Preview"->左侧"Browse PCB Print"页中->"Multilayer Composite Print"中delete掉不想要得层。

13: 隐藏所有的元件名：双击Component,属性页有三页，选"Comment"->"Hide"即可。

14: 1206的SMDLED用3528封装。大一点的4007用7227封装。

15：schematic lib编辑器件时，"SPACE"键用来切换是否允许线条为任意角度斜线，或者切换x,y方向中哪一个先画。