1 概述

    模/数转换器（ADC）是现代测控中非常重要的环节。它有并行和串行两种数据输出形式。并行ADC虽然数据传输速度快，但有引脚多、体积大、占用微处理器接口多的缺点；而串行ADC的传输速率目前已经可以做得很高，并且具有体积小、功耗低、占用微处理器接口少的优点。因此，串行ADC的应用越来越广泛。

    MAXll48是Maxim公司最新推出的一种真差分、8通道、14位逐次逼近、串行输出模／数转换器。处理器接口多的缺点；而串行ADC的传输速率目前该器件具有转换速率高、功耗低、接口方便的优点，特别适用于工业过程控制、高精度数据采集、便携式数字仪表、医疗仪器等领域。

2 MAX1148的特点和结构

    2.1 MAX1148的特点

● 8路单端或4路差分输入（内置多路模拟开关，由软件设置）。

● 单极性模式时输出为二进制模式；

双极性模式时输出为二的补码格式，1LSB=（VREF/2N）；

数据在SCLK下降沿同步输出，MSB先出。

● 5V±5%单电源。

● 内部基准电压+4.096V或外接基准。

● 采样速率：(116ksps)；

120Aμ(10ksps)；

12Aμ(1ksps)；

300Aμ(关断模式)。

● 内置T/H（跟踪/保持）电路。

● 内部时钟或外部串行时钟（频率范围为0.1MHz~2.1MHz），可通过设置控制字中的PD1、PD0位进行选择。

● 提供一个硬关断（将SHDN引脚置低）和两个软关断（通过编程设置控制字中的PD1、PD0位来实现）模式。

● 与SPI/QSPI/MICROWIRE接口兼容。

  2.2 MAX1148的结构

    MAX1148采用14位逐次逼近寄存器（SAR）和输入跟踪/保持（T/H）电路，实现将模拟信号转换成14位数字信号，并用串行方式输出的功能，其内部结构如图1所示。

MAX1148采用20引脚的功能如下：

● CH0-CH7(1-8)：模拟输入端。

● COM(9)：公共输入端。单端模式下为模拟负输入。单极性和双极性模式下，当转换器输入不为0，而希望转换结果为0时，需在该端输入相应模拟电压。

● SHDN（10）：关断输入，低电平有效。当SHDN置低时，转换器进入硬关断模式，转换立即中止。

● REF（11）：内部基准电压输出或外部基准电压输入，它是模数转换的基准电压。该电压决定了ADC输入范围和满量程输出值。

    MAX1148含有一个内部1.25V带隙基准，通过一个2kΩ电阻接至基准缓冲器并引至REFADJ引脚。由于MAX1148的基准缓冲器具有3.277V/V的增益，所以基准缓冲器输出引脚 REF直的电压为4.096V，作为内部基准电压使用。

    如果使用外部基准电压，则有两种使用方式：

（1）禁止内部基准缓冲（将REFADJ端与VDD端直接相连)，将外部基准电压(1.5V至VDD+50mV，输出电流大于210μA)接至REF端即可(如图3所示)。

(2)将外部基准电压连至REFADJ端，通过内部基准缓冲器，在REF引脚得到幅度为外部基准电压乘以基准缓冲器增益3.277后的SAR ADC基准电压(如图4所示)需要注意的是，在REF引测得的基准电压值必须在1．5V至VDD+50mV之间。

●REFADJ(12)：带隙基准输出和基准缓冲器输入。REFADJ连至VDD时禁止内部带隙基准和基准缓冲放大器，其用法如前所述。

●AGND(13)：模拟地。

●DGND(14)：数字地。

●DOIJT(15)：串行数据输出。CS置低时，数据在SCLK下降沿同步输出。CS置高时，DOUT为高阻态。

●SsTRB(16)：串行触发输出，反映了ADC转换状态。

在内部时钟模式下，ADC转换开始时，SSTRB由高变低，转换完成后，SSTRB由低变高并保持两个SCLK时钟周期为高电平。从第三个SCLK时钟周期开始，DOUT输出转换结果。

在外部时钟模式下，ADC转换开始时，SSTRB由低变高并保持两个SCLK时钟周期的高电平。从第三个SCLK时钟周期开始，在进行ADC转换的同时，DOUT输出转换结果。置高时，SSTRB为高阻。

●DIN(17)：串行数据输入，用于输入控制字。CS置低时，数据在SCIK上升沿同步输入。CS置高时，DIN为高阻态。

●CS(18)：片选输入，低电平有效。只有CS置低时，数据才可同步输入(DIN)或输出(DOUT)。

●SCLK(19)：串行时钟输入，是数据同步输入或输出的移位信号。在外部时钟模式下，无论是SCLK还是ADC转换时钟．都决定了转换速率(SCLK的占空比必须在40％至60％之间)。

●VDD(20)：电源输入。用0.1μF电容器接至AGND。

3 工作原理

    3.1控制字格式

    在启动MAXll48进行A／D转换之前．必须先由SCLK将控制字从DIN端送入其内部输入移位寄存器，以决定其工作模式并启动转换。

    3.2时钟模式

    MAXll48可用外部串行时钟或内部时钟两种模式来完成逐次逼近转换。但是，不管哪种模式，数据的移人和移出都要由外部时钟SCLK来完成。

    在外部时钟模式下，通过外部时钟SCLK控制数据的移入和移出，同时SCLK还是模数转换时钟。在控制字的最后一位移人后，SSTRB由低变高并在保持两个SCLK时钟周期的高电平后变低。其后14个SCLK的每一个下降沿决定逐次逼近转换结果每位的值，并在DOUT端输出。需要注意的是，每次模数转换都必须在较短时间内完成，以避免采样保持电容器上的压降对转换结果带来的影响。如果外部串行时钟SCLK的频率低于100kHz。或者由于串行时钟的不连续使得转换时间超过140μs，建议使用内部时钟模式。

    在内部时钟模式时，MAXll48自身产生转换时钟，并允许微处理器以小于2.1MHz的时钟频率读取转换结果。在控制字的最后一位移入后，SSTRB由高变低，待转换完成后由低变高，完成一次转换的时间最长为8.0μs。在整个转换期间，为了得到最佳的噪声性能，SCLK应保持低电平。在SSTRB变为高电平之后,从第二个SCLK开始的每一个SCLK下降沿，在DOUT端由高到低依次输出转换结果的各位的值。

    3.3 A／D转换过程

    MAXll48在时钟脉冲的作用下进行逐次逼近式A／D转换，一般每24个时钟周期完成一次转换和读出操作。内部时钟模式与外部时钟模式的时序如图5、图6所示。

    A／D转换速度要求不是很高时，常选用内部时钟模式。现以内部时钟模式为例说明MAXll48的工作过程：

    首先根据系统要求确定MAXll48的控制字，例如，需转换0通道的单端单极性模拟量，控制字为8EH。然后向MAXll48输入控制字并读取转换结果，其步骤为：

(1)使片选端CS变为低电平并保持不变，此时DOUT处于低电平，SSTRB处于高电平；

(2)在DIN输入端由高到低依次输入控制字各位的值。

具体做法是：首先使DIN端为高电平(输入“l”)，在第一个SCLK的上升沿将DIN的第一位数据“l”移入内部移位寄存器中。即移入START开始位：以此类推，在后面7个SCIJK的上升沿分别将输入DIN端的控制字其他位移入内部移位寄存器中；

(3)当控制字的最后一位数据被移入之后(第8个SCLK的下降沿)，转换开始，SSTRB由高变低；

(4)经tcoNv之后，A／D转换结束，SSTRB由低变高。

(5)在转换结束后的任何时刻，通过SCLK时钟将移位寄存器中的转换结果(14位二进制数)由DOUT端同步移出。具体做法是：从SSTRB置高后的第二个SCLK时钟的下降沿开始，利用SCLK时钟逐一将转换后的结果从DOUT端移出，最高有效位在前。

4 MAXll48的应用举例

    MAXll48通过DIN、DOUT、SCLK、SSTRB和CS5个信号与微处理器连接，其中，SSTRB是反映ADC转换状态的标志．可以用查询方式和中断方式监视此信号，以决定何时读取转换结果。如果是外部时钟模式或内部时钟模式中的软件延时，此信号可以空置不用。MAXll48与8位微处理器的典型连接如图7所示。

    下面给出内部时钟模式下完整的转换和控制程序(转换结果在30H和31H中)，以供参考：

START：CLR P1-3 ：SCLK为低电平

CLR P1.0 ：片选有效

MOV A,#lXXXXXl0B ：控制字送A

MOV R1,#08H ：输入控制字位数

LPl：MOV C，ACC.7 ：取控制字并送至DIN端口

MOV P1.1，C

SETB P1.3 ；DIN端口数据移入内部移

位寄存器

CLR P1.3

RL A ：控制字移位

DJNZ R1，LPl

LP2：JNB P1.4，LP2 ；检测SSTRB，等待转换结束

SETB P1.3

CLR P1.3

CLR A

MOV R1，#06H ；读入高6位数据

LP3：RL A

SETB P1.3

CLR P1.3

MOV C，P1.2

MOV ACC.0，C

DJNZ R1，LP3

．MOV 30H,A

MOV R1，#08H ；读入低8位数据

LP4：RL A

SETB P1.3

CLR P1.3

MOV C,P1.2

MOV ACC.0,C

DJNZ R1，LP4

MOV 31H,A

STAY：SJMP STAY

END

    外部时钟模式编程与内部时钟模式基本相似， 只需把控制字改为#1XXXXXllB，并删除上述程序中标号为U)2的程序行即可。

5.结束语

    随着电子技术的不断发展，各种串行接口电路的应用越来越多．如串行A／D、D／A及各种接口电路等。与一般ADC器件相比，MAXll48具有单电源供电、自带内部基准电压、转换精度高、外围电路简单、占用微处理器口线少、易于连接等优点，适用于较复杂的测控系统。

   无源型IC 内部包含有电流信号调制解调电路、信号耦合隔离变换电路等，很小的输入等效电阻，使该IC的输入电压达到超宽范围（7.5—32V），以满足用户无需外接电源而实现信号远距离、无失真传输的需要。内部的陶瓷基板、印刷电阻工艺及新技术隔离措施使器件能达到3KVAC绝缘电压和工业级宽温度、潮湿、震动的现场恶劣环境要求。ISO4-20mA系列产品使用非常方便无需外接任何元件即可实现4-20mA电流环隔离或信号一进二出、二进二出等变换功能。　　
   有源型IC是在同一芯片上集成了一个高隔离的DC/DC电源及高性能线性光电耦合器的混合集成电路。该芯片除了为内部放大电路供电外，还可以向外部（信号输入与输出端）提供两组隔离的正、负直流电源和两组的5VDC稳压基准源，专供外部电路扩展用，如电桥电路、小信号前置放大电路等用户专用电路。该系列产品具有宽信号带宽20KHZ，可对0~±10VDC双向直流信号或0~5VAC的交流信号进行隔离、调理和变换。该IC体积很小，使用非常方便，只需很少外部元件即可实现模拟信号的（I/I　I/V　V/I　V/V）隔离及变换功能。　　
    主要应用领域：模拟信号数据采集，隔离传输及供电，工业现场信号隔离传输及变换，地线干扰抑制，信号远程无失真传输，仪器仪表与传感器信号的隔离变换。电力设备及医疗仪器安全隔离栅。产品体系：ISO　4-20mA 系列———两线无源4-20mA信号隔离调理IC　　　　　ISO-Ax-Px-Ox系列———直流电流信号（I/V　I/I）隔离放大器IC　　　　　 ISO-Ux-Px-Ox系列———直流电压信号（V/I　V/V）隔离放大器IC

    ISO1001/1002系列———直流双向或交流信号隔离放大器IC产品特性：
　　　精度等级：0.1级、0.2级、0.5级全量程范围内极高的线性度(非线性度<0.2%)国标标准信号:0- 10mA/0-20mA/4-20mA/0-5V/0-10V/0-±5V/1-5V输入/输出。具有低输入阻抗和输出高负载能力信号输入/输出/辅助电源之间3KV　三隔离单电源供电,可为用户在信号输入或输出端提供隔离电源低成本,小体积,标准单列SIP12和双列DIP24脚IC封装工业级工作温度范围，符合UL-94标准的阻燃材料真空灌封一、概述　　信号隔离技术是使模拟信号在发送时不存在穿越发送和接收端之间屏障的电流连接。这允许发送和接收端外的地或基准电平之差值可以高达几千伏，并且防止了可能损害信号的不同地电位之间的环路电流。信号地的噪声可使信号受损。隔离可将信号分离到一个干净的信号子系统地，使传感器、仪器仪表或控制系统与电源之间互相隔离，从而保证整个系统装置的工作安全、可靠及稳定。　　而在另一种应用中，基准电平之间的电连接可隔离产生一个对于操作人员或病人不安全的电流通路。

　　　　信号隔离器件依赖于无发送器和接收器来跨越隔离屏障，这种器件曾用于数字信号，但线性化问题迫使模拟信号隔离采用变压器、光电耦合器、电容或光电池等器件来实现。　　模拟信号隔离：在很多系统中，模拟信号必须隔离。模拟信号所考虑的电路参量完全不同于数字信号。　　模拟信号通常先要考虑：精度或线性度、频率响应、噪声等。　　然后是对电源的要求，电源要求高隔离、高精度、低噪声，特别是对输入级。也应该关注隔离放大器的基本精度或线性度不能依靠相应的应用电路来改善，但这些电路可降低噪声和降低输入级电源要求。　　对于电源噪声的干扰，可以采用调制载波使模拟信号跨越这个屏障。如ISO4-20的两线无源信号隔离放大器使模拟隔离简化。输入信号被占空度调制并以数字方式发送跨过屏障。输出部分接收被调制的信号，把它变换回模拟信号并去掉调制/解调过程中固有的纹波成分。　　对信号隔离的另一问题是隔离放大器输入级所需的功耗，而隔离放大器的输入阻抗及自身的等效电阻是问题的关键所在。而输出级通常以机壳或地为基准，输入级通常浮动在另一个电位上。因此，输入级的电源也必须隔离。通常用一个单电源（5V/12V/15V/24V），而不是理想中使用的正、负双电源。二、原理介绍　　通过反复实验验证,本系列产品达到了预期的目的。
附图说明:

3、典型电性能指标：

三、典型应用技术　　图三、为ISO系列隔离放大器典型应用接线原理图，其中输入和输出放大器都为跟随方式。此时隔离放大器的整体放大倍数为20倍，R1，R2和W1为调零电路，R1=5.1K　R2=2K　W1=2K（多圈电位器）。　

信号输入放大器设计：　　
图四　为输入放大器电路，当输入放大器输出（21脚COM端）为0.5V时，输出即为5V（13和14脚短接时）。输入反相放大电路：　　图五　为输入反相放大电路接线图，其中放大倍数为：Kin=-R11/R12　　R3=R11//R12例如：当输入Vin为0~-100mV，输出为0~5V时，可以取：R11=50K　R12=10K　R13=8.3K　　放大倍数：Kin=-50/10=-5输入同相放大电路：　　图六　为输入同相放大电路接线图，其放大倍数为：Kin=1+R2/R1

ISO1001 为用户设计了一个输出放大器，其原理如图七所示，FB为放大器的反相输入端，当13和14脚短接时，输出放大倍数Kout=1+33/10=4.3，由于隔离放大器部分已有2.35倍的放大倍数，所以，总放大倍数K=4.3*2.35=10.1。　　　当输入放大器的COM端电压达不到0.5V时，可以通过输出放大器调节放大倍数，如图八　所示，W2可以取1~100K（多圈电位器）。

四、典型应用实例　　应用实例1：用隔离放大器直接测量高电压信号　　输入：0~±100VDC直流电压信号　　输出：0~±10VDC隔离信号　　取R4= 100K　R0=390　W1=200（多圈电位器）　　取R3=39K　W3=10K（多圈电位器）R1=5.1K　R2=2K　W2=2K（多圈电位器）　　当输入信号较小时可以采用图六同相放大电路，使输入放大器的输出（即COM端电压）为0.45~0.48V之间，其余与图九相同。

应用实例2：测量电桥输出的差分小信号。接线图见图十　　输入：0~±25mV电桥差分小信号　　输出：0~±10VDC隔离信号　　A1、A2和输入放大器组成一个数据放大器，　　取R=100K　RG=5K则数据放大器的放大倍数为　Kin=100/5=20。　　电路其它元件选择：取R1=5.1K　　R2=2K　　W2=2K（多圈电位器）　　取R3=39K　　W3=10K（多圈电位器）（图十应用实例2）四、产品外形尺寸及引脚描述　　DIP　 24脚封装的IC尺寸图，见图十一　　DIP　24脚封装的IC引脚定义图，见图十二（图十一DIP24脚封装的IC尺寸图）（图十二DIP24封装引脚定义图）　　SIP　12脚封装的IC尺寸及IC引脚定义图，见图十三图十三　SIP12脚封装的IC尺寸及引脚定义图总结　　随着现代电子技术的高速发展，有很多新器件可供技术人员开发设计选用。通过新器件的功能扩展可开发出许多实用型的新产品，从而推动电子产品不断更新换代，并且向低成本、小体积、多功能、智能化方面发展。深圳市顺源科技公司的ISO系列产品，针对国内外类似产品有着低成本、小体积、高精度、多功能等领先技术。广泛应用在工业控制、医疗设备、仪器仪表等系统中地电位有很大差别的电路设计中。整个产品电路中的每一种器件和工艺都是针对独特系统要求而设计的，新器件性能集成的高水平使得跨越隔离屏障能实现从前做不到的更复杂的操作。

许多设备需要使用能产生高性能、高分辩率信号的低频信号发生器。本实例提供一种能产生0~1MHz频率的电路。你利用这种电路就可产生正弦波、三角波和方波，并能达到优于0.1Hz的频率分辨率和优于0.1○ 的相位分辨率，从而就可以给精确的相干频率编程。这一特点对于数字调制设备和频率调谐设备来说都是很有用的。该电路使用ADμC381和AD9834来产生所需的频率（图1）。利用PC或基于Unix的工作站来给微控制器ADμC381编程，然后再通过微控制器，利用一个三线串行接口来对AD9834编程。接口的字长为16位。

　　对AD9834编程，为的是利用这种DDS（直接数字合成）体系结构来提供正弦波、三角波和方波三种输出信号。AD9834芯片利用片上28位相位累加器、正弦系数ROM和一个10位D/A转换器，可起到NCO（数控振荡器）的作用。通常考虑的振幅形式为A(t)=Sin(ωt)的正弦波。这种正弦波的振幅是非线性的，因此难以产生。另一方面，正弦波角信息则完全是线性的，也就是说，相位角在每个单位时间内转过的角度是固定不变的。已知正弦波的相位是线性的，又已知基准间隔（时钟周期），就可以确定时钟周期内的相位旋转量：Δ_相位=ωdt；ω=Δ_相位/dt=2πf，f=(Δ_相位×f_MCLK)/(2π)，式中，dt=1/f_MCLK，f_MCLK为主时钟频率。
　　你只要知道相位和主时钟频率，就能利用上述这一公式产生各种输出频率。相位累加器提供28位线性相位。输出正弦波的振幅系数存储在正弦系数ROM中。 DAC将正弦波变换成模拟域。如果对ROM旁路，则AD9834就可输出三角波形，而不是输出正弦波形。AD9834也可输出方波波形。图2示出了该电路输出的各种波形。如图1所示，I_OUT引脚（即引脚19）可输出正弦/三角波形，SIGN_BIT_OUT引脚（即引脚16）可输出方波。你只要给频率寄存器写入信息，就可对DDS编程，于是AD9834的模拟输出为：f_OUT=f_MCLK/288×(频率寄存器字)。

　　DDS的输出信号具有28位分辨率，所以可达到0.1Hz的有效频率步长，最大可能达到大约1MHz。图2示出了三种典型波形输出。要用2个相位寄存器才能达到12位相位分辨率。这两个相位寄存器可使信号发生如下相移：相移=2π/4096×(相位寄存器字)。
　　50MHz晶体振荡器为DDS提供基准时钟信号。DDS的输出级是一个以外部电阻为负载的电流输出DAC。一个200Ω的电阻可产生所需的峰-峰电压范围。DDS的输出端是通过电容器C₁实现交流耦合的。这种Micro Converter内含两个片上12位DAC。DAC₁通过R₅改变电流，从而可通过FSADJUST引脚调整DDS的满刻度电流。控制DDS DAC满刻度电流的公式是：I_OUT(满刻度)=18×I×R₅。DAC、Micro Converter的内部基准和运放2用来对DDS的输出电压进行失调控制。你可对达到±10V的这一直流失调电压进行编程，分辨率为10位。当R₁=R₂，运放2的增益为8时，运放2的输出为：V_OUT=[DAC输出 - (V_REF/2)]×8，从而可获得±10V的失调范围。

　　电阻器R6 ~ R9用来控制运放3的增益。运放3的增益视上述电阻的接入与断开情况而定，而上述电阻的接入与断开则是利用Micro Converter上的R_DRIVE引脚来实现的。这一操作可使可编程有效输出振幅达到±10Vp-p。因此，该电路可输出编程的正弦波和三角波，其中包含直流失调电压，并能设定大约±10V 的峰-峰振幅。SIGN-BIT-OUT引脚上的方波输出信号具有0~5V的振幅。低频工作时，低通滤波器通常用来滤除基准时钟频率、寄生信号和其他镜像信号。 对于输出信号需要放大的应用来说，你应在增益级之前使用窄带滤波器滤除不希望有的噪声。一个三阶滤波器足以滤除大多数这种无用噪声。图3示出了输出信号的典型频谱图。该电路应用范围很广，从信号波形产生到数字调制，不一而足。你可将该电路用于扫描设备以及将频率作为激励信号来确定电路谐振的谐振设备。另一种应用是用作DLL系统的基准振荡器。

　　虽然早先有关“分立元件运算放大器产品将与其它产品进行更高级别的集成或其市场将有所收缩”这一预言令人忧心忡忡，但这类产品仍旧保持着勃勃生机。

　　事实上，目前运算放大器显示着前所未有的良好势头。而且，在未来几年内，分立元件运算放大器的发展势头将更为迅猛。

　　在过去的 20 年里，推动运算放大器发展的三大显著趋势已经浮出水面，这些趋势分别是：给定功率下的速度、封装尺寸和更低的供电电压。目前，我还未发现背离这些趋势的现象。但是，就封装尺寸而言，由于板面面积已经非常小，我们几乎已经到达极限。

　　分立元件运算放大器推动未来技术快速革新

　　新型技术诞生时，我们通常能够为运算放大器产品找到多种机遇。例如，十年前，在蜂窝手机市场刚刚兴起时，分立元件运算放大器已在手机中广泛应用。标准芯片集或多或少存在通用性较差、设计上有缺陷的问题。运算放大器是系统关键部件的不可或缺之物，很多情况下，它还是修改 ASIC 设计缺陷的必备利器。

　　随着系统日趋成熟并且日趋完善，以及 ASIC 相关问题的逐步减少，运算放大器的使用也因此有所降低。当然，运算放大器并未完全退出市场，因为制造商始终在绞尽脑汁为他们的电话添加 ASIC 所不具备的新特性。

　　显然，运算放大器在支持未来技术方面扮演着非常重要的角色。这促使该行业为用户描绘这项技术的未来发展蓝图，从而为一些复杂的信号调节问题提供解决方案。而究竟该如何描绘未来的蓝图，如何使这些愿景作用于市场呢？我认为，当前已呈现出几种明显的技术趋势，这些技术趋势将推动运算放大器实现技术革新。

　　小型封装

　　新型芯片级封装仅限于大批量生产中 PC 主板焊盘间距接近 0.4 毫米时的情况。使用芯片级封装的四信道运算放大器仍旧不具备成本优势，但随着接点间距降低，这类运算放大器将日益受到人们的青睐。

　　如今，运算放大器外部用于设定增益的电阻占据的主机板面积要比运算放大器本身需要的面积更大。为了减小主板面积，接下来的工作便是集成电阻器以及其它功能模块，但这又降低了设计的灵活性。

　　除了封装尺寸，还可从其它方面入手，以改善封装技术。寄生电容、电感系数、漏电流与热阻抗的降低，串音的改善以及较低的装配飘移 (assembly shift)，都将推动未来运算放大器封装技术的发展。

　　性能：给定功率下的速度

　　运算放大器中，速度被定义为小信号的增益带宽积 (GBW) 以及大信号的压摆率。例如，2Vp-p 视频信号被视为大信号，而驻级体麦克风 20mVp-p 的输出信号则被视为小信号。20 世纪 60 年代，当第一款运算放大器面世时，速度 /功率比约为 0.1 MHz/毫安。如今，运算放大器在每毫安供应电流下实现超过 100 MHz的带宽 已不足为奇。这种速度的提升很大部分应归功于小尺寸工艺技术，例如垂直 PNP以及硅绝缘体 (SOI) 技术的应用。电流反馈架构也有助于高速运算放大器针对给定消耗电流提升其带宽性能。然而，其中部分性能增益是以牺牲最大供电电压为代价的。

　　这些年来，我还发现产品规范要求在给定带宽范围内实现功耗最低。在这些情况下，输出级（运算放大器绝大部分的电流消耗在这里）对偏置电流需求极大，在保证不振荡的情况下，运算放大器几乎无法驱动一个 10pF的示波器探头。一个运算放大器应在100pF电容负载下保持稳定，最小也应为200pF。工程师较为青睐那些方便设计、工作稳定的产品（在低电容负载下也不会振荡）。

　　更低的供电电压

　　市场中可容忍较低信噪比的一部分产品将因此能够适应供电电压的降低。而无法容忍较低信噪比的那部分产品则仍需维持高供电轨。要在较低的供电环境中维持信噪比，则必须降低噪声电平(noise floor)。

　　未来的技术需要解决1/f 噪声以及平带噪声问题。供电电压约为2V时，实现给定信噪比所需的功率实际上会更高，由此构建了一个下限 。在较低电压环境下，已没有任何剩余空间可从级联中获得额外增益，因此通过增加级数便可获得增益并消耗多余的能量。

　　同时，我们也无法忽视这样的事实：运算放大器既作为输入信号调节设备又作为输出信号驱动器，能够实现到真实世界的连接。在未来很长一段时间内，部分运算放大器仍需在30 V或更高的供应电压、出色的功耗以及减小布局空间方面实现更多改进。为满足这些应用，先进的工艺及封装技术至关重要。

　　精密运算放大器正日益风靡于众多市场

　　精密运放会向着更低工作电压、更低功耗和小型封装发展。由于将精密运算放大器集成到 ASIC 中不仅相当困难而且也不经济，因此这类产品获得了更多发展机遇。

  　　尽管运算放大器市场呈现出上述诸种趋势，毋庸置疑的是，“万能”或“完美”型运算放大器将永远只是“空中楼阁”。即使“完美”型运算放大器幸运诞生，其价格之昂贵也足以令人望而却步，并且用户还会觉得“他们并不需要购买这样的产品”。工程师需要解决的应用难题每年都在持续增加，而大量的运算放大器则需要用来解决这类难题。可根据不同电压进行扩展的模块化技术，能够在解决这类问题的及时解决方案中发挥重要作用。此外，还需提供先进的设计工具和应用支持，以解决信号路径问题，从而满足不断增加的市场需求。

　　电子设备的数量与复杂性正呈爆炸式增长。随着这些设备日趋成熟，毫无疑问，高运放集成度可以获得较高的经济效益。然而，只要新型电子设备的发明还存在一块阵地，就需普及使用单片集成电路放大器。