如何把文件压缩到最小

如何把文件压缩到最小 第一步:压缩为ZIP文件。右键单击需压缩文件（如“数字图像噪声和去除.htm”文件），选择“WinRAR→添加到压缩文件”，在压缩选项对话框中选择“压缩文件格式”为“ZIP”，“压缩方式”为“最好”，单击“确定”开始压缩。可以看到压缩后的“数字图像噪声和去除.zip”文件只有19KB，压缩率还不错，不过仍离我们的目标相去甚远。第二步:换算文件大小值。用WinRAR打开“数字图像噪声和去除.zip”，记下“大小”列中显示的原文件大小数值“127594”，打开计算器程序，单击“查看”菜单选择“科学型”，输入…

系统分类: 自由话题   |    用户分类: 初学者    |    来源: 无分类

(转载) 如何在Nios II顯示8位數的七段顯示器? (IC Design) (DE2) (Nio

之前討論用硬體Verilog顯示8位數的七段顯示器，本文要討論在Nios II用軟體C語言控制8位數的七段顯示器。 Introduction 使用環境：Quartus II 7.2 SP1 + Nios II EDS 7.2 SP1 + DE2(Cyclone II EP2C35F627C6) 在(原創) 如何顯示8位數的七段顯示器? (IC Design) (Verilog) (DE2)曾經討論過用硬體Verilog顯示8位數的七段顯示器，今天剛好有需要想在Nios II從軟體C語言去控制七段顯示器，本來想自己寫一個custom component，後來發現友晶的NIOS II Reference Design已經寫好了，只要會『用』就好了。 Nios II的Reference Design放在DE2 CD中的\DE…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 转贴

该用户于2009/12/7 10:43:03编辑过该文章

(转载) 如何在Nios II顯示8位數的七段顯示器? (IC Design) (DE2) (Nio

之前討論用硬體Verilog顯示8位數的七段顯示器，本文要討論在Nios II用軟體C語言控制8位數的七段顯示器。 Introduction 使用環境：Quartus II 7.2 SP1 + Nios II EDS 7.2 SP1 + DE2(Cyclone II EP2C35F627C6) 在(原創) 如何顯示8位數的七段顯示器? (IC Design) (Verilog) (DE2)曾經討論過用硬體Verilog顯示8位數的七段顯示器，今天剛好有需要想在Nios II從軟體C語言去控制七段顯示器，本來想自己寫一個custom component，後來發現友晶的NIOS II Reference Design已經寫好了，只要會『用』就好了。 Nios II的Reference Design放在DE2 CD中的\DE…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 转贴

该用户于2009/12/7 10:42:58编辑过该文章

(原創) 如何在Nios II顯示8位數的七段顯示器? (SOC) (Nios II) (SOPC

本文討論如何在Nios II控制8位數的七段顯示器。Introduction 使用環境：Quartus II 8.0 + Nios II EDS 8.0 + DE2-70 (Cyclone II EP2C70F896C6N)在(原創) 如何在Nios II顯示8位數的七段顯示器? (IC Design) (DE2) (Nios II)討論的是DE2平台，到了DE2-70平台，控制七段顯示器的方式有些改變：1.七段顯示器多了8個小數點可控制。 2.友晶科技提供了新的七段顯示器ip，其HAL也不太一樣。本文使用(原創) 哪裡有DE2-70的Nios II reference design可以參考? (SOC) (DE2-70) (Nios II) (SOPC Builder)所提供的範例為基礎討論。SOPC Builder部分 使用友晶…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/7 1:08:52编辑过该文章

8051 IP核的应用开发系统研究

摘要：随着片上可编程系统SOPC技术的日趋成熟，利用IP核重用技术设计可定制的微处理系统使得嵌入式系统设计变得简单灵活，本文介绍了8051 IP核的设计过程，提出了以8051 IP核为基础的MCU片上系统解决方案，通过对步进电机的细分控制，验证了IP核重用技术的灵活性。 关键词：8051 IP核，FPGA，步进电机， 细分 引言 随着微电子工艺技术和IC设计技术的不断提高，片上系统(SOC)的规模越来越大，开发具有自主知识产权的IP核(Intellectual Property)具有广泛的应用前景。采用IP核的集成复用技术来设计片…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/6 10:45:19编辑过该文章

基于NIOS II的导航系统平台的设计

引言　　目前广泛应用的MIMU/GPS组合导航系统的实现形式，依应用领域的不同而复杂多样，但是导航计算机板卡负责的工作则相对固定，其主要包括：采集各路传感器输入信号；滤波、融合计算；将计算结果输送给机电控制子系统；提供各种人机交互接口，如LCD，键盘等。　　长期以来，针对各种应用领域或相同领域的不同场合，由于对控制计算能力、接口电路数据吞吐能力等要求的差异，我们习惯于把功能相对固定的导航计算机子系统设计成不同的实现形式，这就造成了对硬件重复研发，相应软件…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/6 10:42:22编辑过该文章

基于Nios 软核处理器的七段数码管动态显示设计

SOPC(System On Programmable Chip)技术是美国Altera公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC(System On Chip)，构成SOPC的方案也有多种。第一种是基于FPGA嵌入IP硬核的SOPC系统，即在FPGA中事先植入嵌入式系统处理器，目前最常用的嵌入式处理器大多采用了含有ARM的32位知识产权处理器核的器件。第二种是基于FPGA嵌入IP软核的SOPC系统，目前最有代表性的软核处理器分别是Altera公司的Nios II核，以及Xilinx公司的MicroBlaze核。第三种是基…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/5 22:32:23编辑过该文章

quartus ii 管脚映射

管脚映射有两种方法（1）在" Assignment"中选择"Pin Planner",之后在location选项中挨个选择，当然这需要花一定的时间如果你的管脚比较多的话。（2）用TCL脚本一次性的分配管脚步骤：a）Project 下选择generate TCL file for projectb)将文件中带有set _location_assignment指令，并且-to 后面的参数和程序中用到的管脚名对应。PIN_V14是FPGA的管脚，HEX0[5]是程序中定义的管脚格式如下：set_location_assignmentPIN_V14-toHEX0[5]编辑完成之后保存c)Tool 菜单下选择Tcl Scripts选择刚才的TCL之后run就ok了

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/5 18:49:08编辑过该文章

nios II 实验五 数码管显示数字钟（定时器实现 外部中断)

nios II 实验五 数码管显示数字钟（定时器实现 外部中断调节） #include "system.h" //包含基本的硬件描述信息 #include "altera_avalon_timer_regs.h" //定义内核寄存器的映射，提供对底层硬件的符号化访问 #include "altera_avalon_pio_regs.h" //包含基本的I/O口信息 #include "alt_types.h" //Altera定义的数据类型 #include "sys/alt_irq.h" //#include "sys/alt_alarm.h" //系统时钟服务头文件 #include "unistd.h" //延时函数usleep//定义端口 #define seg *(volatile unsigned char *) SM_SEG_BASE #define bit *(volatile unsigned char *) SM_BIT_BASE #define key *(volatile unsigned char *) KEY_BA…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 转贴

该用户于2009/12/5 17:13:15编辑过该文章

【转】Nios 开发流程 （7位数码管控制）

上个例子中，我们使用VHDL语言，根据FPGA管脚与数码管和按键管脚的连接，通过一系列的语句控制管脚电平的高低，从而让FPGA实现数码管显示功能。可见，对于比较简单的功能实现，可以像这个例子中那样，直接控制最底层资源，甚至对每个管脚在每个时刻的电平输出了如指掌。 但是，如果设计稍显复杂，那么对底层细节的过多关注就会成为一种累赘。 试想我们平时在电脑上编写C程序，比如在显示器上输出一行字，我们只用一句printf()即可完成，至于打印命令怎么传到显示芯片上，哪个芯片管脚怎…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/5 15:51:03编辑过该文章

nios II标准（Standard)系统的创建(3)

第三节：在QuartusII中使用上述niosII系统 1。在编译完成后。首先在QuartusII中，打开SOPC Builder生成的sopc_ezC6Be_StdF50.bsf,检查一下引脚，看看跟你的设想是否有误，如下图: 2。你可以使用上述的sopc_ezC6Be_StdF50.bsf,来构造你自己的系统。如下图，我创建了ezC6Be_StdF50.bdf,来使用它。 3。其中，sdram_pll按照如下图配置，input clk是50M, 请ezNiosC3A,ezNiosC3B,ezNiosC6A的用户按照如下操作input clk是16M： 4。如下是delay_reset_block.它的作用主要是延迟reset,以等待PLL稳定，如果要求不严格，也可以不加…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/3 17:19:06编辑过该文章

nios II标准（Standard)系统的创建(2)

10.为系统添加sys_clk_timer。 双击左边的Other -> interval timer,为系统添加timer,请按照如下图片配置。我把它改名（rename）为sys_clk_timer, 11.为系统添加high_res_timer。 双击左边的Other -> interval timer,为系统添加timer,请按照如下图片配置。我把它改名（rename）为high_res_timer. 12.为系统添加JTAG_UART。 双击左边的Communication -> JTAG_UART,为系统添加JTAG_UART,请按照如下图片配置。 13.为系统添加RS232_UART。 双击左边的Communication -> UART(RS-232 serial port),为系统添加UART,请按照如下图片配置…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/3 17:18:02编辑过该文章

nios II标准（Standard)系统的创建(1)

在此之前，我曾经过介绍过如何建立最小（small)的nios系统（见文章nios无痛入门）。在这儿，我将要介绍如何建立一个常用的标准（Standard）Nios系统。如果本文能对您有一点点帮助，我都会感到非常高兴。 在本文中，我只挑要点讲一下，关于软件的详细使用指南，请您参考官方提供的help文档。我使用本站设计的ezNiosDK C6B开发板来示范这个实验；如果您采用自己的开发板，请您适当得修改，以适应您的开发板。第一节：创建并初步配置项目。 1。创建项目。 创建一个空项目，我将他命名为ezC6Be_StdF5…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/3 17:13:01编辑过该文章

Nios II开发环境中如何添加客户定制逻辑

相比于MCS51，或者ARM，Nios II这种软核处理器的第一个特别有用的特性是可以方便得添加客户定制逻辑。这是一个非常有趣并且重要的特性。在这里，我粗略得介绍一下在Nios II开发环境中如何添加客户定制逻辑；更加详细的帮助信息请您参考Altera公司提供的文档。如果本文能对您有一点点帮助，我都会感到非常高兴。1、准备工作： 在这前，有几个准备工作要做：需要熟练地创建并使用NiosII系统。 通开发板至少要有两路LED输出，用来观察PWM的输出。 我使用ezNiosDKC6B作为待调试的开发板，向其中…

系统分类: CPLD/FPGA   |    用户分类: FPGA    |    来源: 无分类

该用户于2009/12/3 17:10:50编辑过该文章

ALTERA产品型号命名规则 器件 芯片 格式

ALTERA产品型号命名XXX XX XX X XX X X1 2 3 4 5 6 7工艺 + 型号 + LE数量 + 封装 + 管脚数目+ 温度范围 + 器件速度。1．前缀： EP 典型器件EPC 组成的EPROM 器件EPF FLEX 10K 或FLFX 6000 系列、FLFX 8000 系列EPM MAX5000 系列、MAX7000 系列、MAX9000 系列EPX 快闪逻辑器件2．器件型号3． LE数量: XX(k)4．封装形式：D 陶瓷双列直插 Q 塑料四面引线扁平封装P 塑料双列直插 R 功率四面引线扁平封装S 塑料微型封装 T 薄型J 形引线芯片载体J 陶瓷J 形引线芯片载体 W 陶瓷四面引线扁平封装L 塑料J 形引线芯片载体 B 球阵列5．管…

系统分类: CPLD/FPGA   |    用户分类: 初学者    |    来源: 无分类

该用户于2009/12/2 10:17:48编辑过该文章