zh-cnGoodspeed Rss20Sat, 17 May 2008 00:06:38 GMTFri, 16 May 2008 00:05:55 GMThttp://blog.ednchina.com/jizzll/library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity ds1820 is port(clk : in std_logic; dqhttp://blog.ednchina.com/jizzll/jizzllThu, 15 May 2008 16:09:43 GMThttp://blog.ednchina.com/ilove314/基于FPGA的多进制振幅键控（MASK） ASK--又称幅移键控法。载波幅度是随着调制信号而变化的。其最简单的形式是，载波在二进制调制信号控制下通断， 这种方式还可称作通-断键控或开关键控(OOK) 。MASK，又称多进制数字调制法。在二进制数字调制中每个符号只能表示0和1(+1或-1)。但在许多实http://blog.ednchina.com/ilove314/ilove314Thu, 15 May 2008 11:20:00 GMThttp://blog.ednchina.com/cmosled/http://blog.ednchina.com/cmosled/cmosledThu, 15 May 2008 10:30:44 GMThttp://blog.ednchina.com/WoodPecker/下载线的长度最大不过30cm。不用的全局信号和专用输入脚，如：Global Clk, Global Clear, Ded Input应该接地；其他I/O悬空即可。 如果想用Global Clock以外的引脚作时钟输入端，须将Assign->Global Project Logic Synthehttp://blog.ednchina.com/WoodPecker/WoodPeckerTue, 13 May 2008 22:03:46 GMThttp://blog.ednchina.com/mcuandme/任意整数的分频器LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY vhdl2 IS generic( n:integer:=http://blog.ednchina.com/mcuandme/mcuandmeTue, 13 May 2008 16:02:34 GMThttp://blog.ednchina.com/gubo178/http://blog.ednchina.com/gubo178/gubo178Mon, 12 May 2008 14:24:50 GMThttp://blog.ednchina.com/pulan/LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY vhdl2 IS generic(n:integer:=2000); POhttp://blog.ednchina.com/pulan/pulanMon, 12 May 2008 13:56:27 GMThttp://blog.ednchina.com/ilove314/基于FPGA的FSK调制： 至于FSK调制原理就不多说了，这里做的一个实验是二进制频移键控。发送一组码元，通过响应的键控电路监测是发1还是发0然后选择频率控制正余弦电路波形。 功能仿真波形如下：（点击看大图） 可以看到，codein信号是基带码元，它发送的是1010110001，而在输出端http://blog.ednchina.com/ilove314/ilove314Sun, 11 May 2008 20:51:23 GMThttp://blog.ednchina.com/ilove314/基于FPGA的GMSK调制之高斯滤波器设计 先生成一个50kbps码率的源（带宽为25KHz），码元1编码成7FFFH（+1）发送，码元0编码成80000H（-1）发送。利用SystemView制作一个采样频率为500KHz的低通高斯滤波器，把生成的21阶滤波器系数做成.coe文件（如IIR fihttp://blog.ednchina.com/ilove314/ilove314Sun, 11 May 2008 17:26:46 GMThttp://blog.ednchina.com/1oh1oh1oh/fpgaJTAG原理 学习笔记。http://blog.ednchina.com/1oh1oh1oh/1oh1oh1ohSun, 11 May 2008 16:32:31 GMThttp://blog.ednchina.com/1oh1oh1oh/触发GRAY计数器的系统性能的提升方法，试验过的。原创。http://blog.ednchina.com/1oh1oh1oh/1oh1oh1ohSun, 11 May 2008 16:10:10 GMThttp://blog.ednchina.com/1oh1oh1oh/时序报告分析笔记。供参考。哈http://blog.ednchina.com/1oh1oh1oh/1oh1oh1ohSun, 11 May 2008 16:02:38 GMThttp://blog.ednchina.com/1oh1oh1oh/关于dci，供参考http://blog.ednchina.com/1oh1oh1oh/1oh1oh1ohSat, 10 May 2008 18:38:15 GMThttp://blog.ednchina.com/mcuandme/VHDL 数据对象 Data Objects(数据对象)4种，变量VARIABLE，常量CONSTANT，信号SIGNAL，文件FILE。 CONSTANT相当电路里恒定的电平，GND或VCC。 VARIABLE和SIGNAL区别 1 SIGNAL可以设置传输延时，VARIABLE 不可以 2 Vhttp://blog.ednchina.com/mcuandme/mcuandmeSat, 10 May 2008 11:13:16 GMThttp://blog.ednchina.com/xcw/ 《Altera FPGA_CPLD设计（基础篇）》的进级版书籍《Altera FPGA_CPLD设计（高级篇）》适合于有一定基础的开发人员...... 这本书我还没来得及看，但我想提前和大家分享...... 和上篇一样，数据量大，共分24部分，下载完之后，放在一起解压即可。Altera FPGA_http://blog.ednchina.com/xcw/xcwSat, 10 May 2008 10:48:19 GMThttp://blog.ednchina.com/xcw/ 傻瓜式操作，能让初学者迅速上手。其实这种方法不失为一种好的学习方法，我视为经典学习法...... 现附：《使用QUARTUS II做FPGA开发全流程,傻瓜式详细教程》使用QUARTUS II做FPGA开发全流程,傻瓜式详细教程.part1.rar使用QUARTUS II做FPGA开发全流程,傻瓜http://blog.ednchina.com/xcw/xcwSat, 10 May 2008 10:15:55 GMThttp://blog.ednchina.com/xcw/ 由于工作的需要，开始研究DSP和FPGA开发平台。有经验的师兄推荐了两本FPGA的教材，研读之后收获颇多。但书是图书馆借的，不能长期借阅，可工作中要实时的查阅（毕竟是新手），到书城看看不菲的定价就没舍得买。于是就整网络的搜索电子版，功夫不负有心人........ 现把《Altera FPGA_CPhttp://blog.ednchina.com/xcw/xcwSat, 10 May 2008 00:06:36 GMThttp://blog.ednchina.com/chwb/ 虽然有点老了，不过还是有点用！首先第一种情况是您下载的文件中有crack这个文件夹，并且有下面的英文破解说明和文件，如果没有，可以自动忽略这种情况，看第二种和其他一些软件一样，破解文件放在crack文件夹里，里面里有下面的英文破解说明，不过理解起来有些费劲，好不容易弄好了，解释如下下面是英文破解说http://blog.ednchina.com/chwb/chwbFri, 09 May 2008 20:34:54 GMThttp://blog.ednchina.com/likee/`timescale是Verilog HDL 中的一种时间尺度预编译指令，它用来定义模块的仿真时的时间单位和时间精度。格式如下：`timescale 仿真时间单位/时间精度注意：用于说明仿真时间单位和时间精度的数字只能是1、10、100，不能为其它的数字。而且，时间精度不能比时间单位还要大。最多两则http://blog.ednchina.com/likee/likeeFri, 09 May 2008 20:18:18 GMThttp://blog.ednchina.com/wangdongshan/ 非常高兴呀http://blog.ednchina.com/wangdongshan/wangdongshan