最新日志

发表于:2008-7-15 10:28:29
标签:芯片  封装  详解  

1

电路封装详解

1、BGA(ball grid array)
球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。 该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,今后在美国有可能在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在 也有 一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为,由于焊接的中心距较大,连接可以看作是稳定的,只 能通过功能检查来处理。 美国Motorola 公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
  
   2、BQFP(quad flat package with bumper)
带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见QFP)。
   
   3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。
   
   4、C-(ceramic)
表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
   
   5、Cerdip
用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中 心 距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G 即玻璃密封的意思)。
   
   6、Cerquad
表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗 口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好,在自然空冷条件下可容许1. 5~ 2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。
   
   7、CLCC(ceramic leaded chip carrier)
带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形 。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ-G(见QFJ)。
   
   8、COB(chip on board)
板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与 基 板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用 树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB 和 倒片 焊技术。
   
   9、DFP(dual flat package)
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法,现在已基本上不用。
   
   10、DIC(dual in-line ceramic package)
陶瓷DIP(含玻璃密封)的别称(见DIP).
   
   11、DIL(dual in-line)
DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
   
   12、DIP(dual in-line package)
双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种 。 DIP 是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。 引脚中心距2.54mm,引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加 区分, 只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。
   
   13、DSO(dual small out-lint)
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
   
   14、DICP(dual tape carrier package)
双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为 定制品。 另外,0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本,按照EIAJ(日本电子机 械工 业)会标准规定,将DICP 命名为DTP。
   
   15、DIP(dual tape carrier package)
同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
   
   16、FP(flat package)
扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。
   
   17、flip-chip
倒焊芯片。裸芯片封装技术之一,在LSI 芯片的电极区制作好金属凸点,然后把金属凸 点 与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同,就会在接合处产生反应,从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片,并使用热膨胀系数基本相同的基板材料。
   
   18、FQFP(fine pitch quad flat package)
小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。
   
   19、CPAC(globe top pad array carrier)
美国Motorola 公司对BGA 的别称(见BGA)。
   
   20、CQFP(quad fiat package with guard ring)
带保护环的四侧引脚扁平封装。塑料QFP 之一,引脚用树脂保护环掩蔽,以防止弯曲变 形。 在把LSI 组装在印刷基板上之前,从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国Motorola 公司已批量生产。引脚中心距0.5mm,引脚数最多为208 左右。
   
   21、H-(with heat sink)
表示带散热器的标记。例如,HSOP 表示带散热器的SOP。
   
   22、pin grid array(surface mount type)
表面贴装型PGA。通常PGA 为插装型封装,引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚,其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法,因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm,比插装型PGA 小一半,所以封装本体可制作得 不 怎么大,而引脚数比插装型多(250~528),是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
   
   23、JLCC(J-leaded chip carrier)
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
   
   24、LCC(Leadless chip carrier)
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频IC 用封装,也称为陶瓷QFN 或QFN-C(见QFN)。
   
   25、LGA(land grid array)
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA,应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比,能够以比较小的封装容纳更多的输入输出引脚。另外,由于引线的阻 抗 小,对于高速LSI 是很适用的。但由于插座制作复杂,成本高,现在基本上不怎么使用 。预计 今后对其需求会有所增加。
   
   26、LOC(lead on chip)
芯片上引线封装。LSI 封装技术之一,引线框架的前端处于芯片上方的一种结构,芯片 的 中心附近制作有凸焊点,用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比,在相同大小的封装中容纳的芯片达1mm 左右宽度。
   
   27、LQFP(low profile quad flat package)
薄型QFP。指封装本体厚度为1.4mm 的QFP,是日本电子机械工业会根据制定的新QFP 外形规格所用的名称。
   
   28、L-QUAD
陶瓷QFP 之一。封装基板用氮化铝,基导热率比氧化铝高7~8 倍,具有较好的散热性。 封装的框架用氧化铝,芯片用灌封法密封,从而抑制了成本。是为逻辑LSI 开发的一种 封装, 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装,并于1993 年10 月开始投入批量生产。
   
   29、MCM(multi-chip module)
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为MCM-L,MCM-C 和MCM-D 三大类。 MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高,成本较低 。 MCM-C 是用厚膜技术形成多层布线,以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件,与使 用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。
MCM-D 是用薄膜技术形成多层布线,以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是最高的,但成本也高。
   
   30、MFP(mini flat package)
小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
   
   31、MQFP(metric quad flat package)
按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm~2.0mm 的标准QFP(见QFP)。
   
   32、MQUAD(metal quad)
美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材,用粘合剂密封。在自然空 冷 条件下可容许2.5W~2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产 。
   
   33、MSP(mini square package)
QFI 的别称(见QFI),在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
   
   34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
   35、P-(plastic)
表示塑料封装的记号。如PDIP 表示塑料DIP。
   
   36、PAC(pad array carrier)
凸点陈列载体,BGA 的别称(见BGA)。
   
   37、PCLP(printed circuit board leadless package)
印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引
脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。

   38、PFPF(plastic flat package)
塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。

   39、PGA(pin grid array)
陈列引脚封装。插装型封装之一,其底面的垂直引脚呈陈列状排列。封装基材基本上都 采 用多层陶瓷基板。在未专门表示出材料名称的情况下,多数为陶瓷PGA,用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm,引脚数从64 到447 左右。 了为降低成本,封装基材可用玻璃环氧树脂印刷基板代替。也有64~256 引脚的塑料PG A。 另外,还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装 型PGA)。

   40、piggy back
驮载封装。指配有插座的陶瓷封装,形关与DIP、QFP、QFN 相似。在开发带有微机的设 备时用于评价程序确认操作。例如,将EPROM 插入插座进行调试。这种封装基本上都是 定制 品,市场上不怎么流通。

   41、PLCC(plastic leaded chip carrier)
带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出,呈丁字形 , 是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用,现在已经 普 及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm,引脚数从18 到84。 J 形引脚不易变形,比QFP 容易操作,但焊接后的外观检查较为困难。 PLCC 与LCC(也称QFN)相似。以前,两者的区别仅在于前者用塑料,后者用陶瓷。但现 在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PC LP、P -LCC 等),已经无法分辨。为此,日本电子机械工业会于1988 年决定,把从四侧引出 J 形引 脚的封装称为QFJ,把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。
   
   42、P-LCC(plastic teadless chip carrier)(plastic leaded chip currier)
有时候是塑料QFJ 的别称,有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分
LSI 厂家用PLCC 表示带引线封装,用P-LCC 表示无引线封装,以示区别。

   43、QFH(quad flat high package)
四侧引脚厚体扁平封装。塑料QFP 的一种,为了防止封装本体断裂,QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。

   44、QFI(quad flat I-leaded packgac)
四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出,向下呈I 字 。 也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分,贴装占有面 积小 于QFP。 日立制作所为视频模拟IC 开发并使用了这种封装。此外,日本的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm,引脚数从18 于68。

   45、QFJ(quad flat J-leaded package)
四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出,向下呈J 字形 。 是日本电子机械工业会规定的名称。引脚中心距1.27mm。
材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC),用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18 至84。
陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及 带有EPROM 的微机芯片电路。引脚数从32 至84。

   46、QFN(quad flat non-leaded package)
四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业 会规定的名称。封装四侧配置有电极触点,由于无引脚,贴装占有面积比QFP 小,高度 比QFP 低。但是,当印刷基板与封装之间产生应力时,在电极接触处就不能得到缓解。因此电 极触点 难于作到QFP 的引脚那样多,一般从14 到100 左右。 材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。
塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外, 还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P-LCC 等。

   47、QFP(quad flat package)
四侧引脚扁平封装。表面贴装型封装之一,引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶 瓷、金属和塑料三种。从数量上看,塑料封装占绝大部分。当没有特别表示出材料时, 多数情 况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器,门陈列等数字 逻辑LSI 电路,而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。 日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP 的外形规格进行了重新评价。在引脚中心距上不加区别,而是根据封装本体厚度分为 QFP(2.0mm~3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。
另外,有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。 但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP,至使名称稍有一些混乱 。 QFP 的缺点是,当引脚中心距小于0.65mm 时,引脚容易弯曲。为了防止引脚变形,现已 出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP);带树脂 保护 环覆盖引脚前端的GQFP(见GQFP);在封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的TPQFP(见TPQFP)。 在逻辑LSI 方面,不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为 0.4mm、引脚数最多为348 的产品也已问世。此外,也有用玻璃密封的陶瓷QFP(见Gerqa d)。

   48、QFP(FP)(QFP fine pitch)
小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。

   49、QIC(quad in-line ceramic package)
陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。

   50、QIP(quad in-line plastic package)
塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。

   51、QTCP(quad tape carrier package)
四侧引脚带载封装。TCP 封装之一,在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。

   52、QTP(quad tape carrier package)
四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。

   53、QUIL(quad in-line)
QUIP 的别称(见QUIP)。

   54、QUIP(quad in-line package)
四列引脚直插式封装。引脚从封装两个侧面引出,每隔一根交错向下弯曲成四列。引脚 中 心距1.27mm,当插入印刷基板时,插入中心距就变成2.5mm。因此可用于标准印刷线路板 。是 比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷和塑料两种。引脚数64。

   55、SDIP (shrink dual in-line package)
收缩型DIP。插装型封装之一,形状与DIP 相同,但引脚中心距(1.778mm)小于DIP(2.54 mm),
因而得此称呼。引脚数从14 到90。也有称为SH-DIP 的。材料有陶瓷和塑料两种。

   56、SH-DIP(shrink dual in-line package)
同SDIP。部分半导体厂家采用的名称。

   57、SIL(single in-line)
SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。

   58、SIMM(single in-line memory module)
单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人 计算机、工作站等设备中获得广泛应用。至少有30~40%的DRAM 都装配在SIMM 里。

   59、SIP(single in-line package)
单列直插式封装。引脚从封装一个侧面引出,排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm,引脚数从2 至23,多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。

   60、SK-DIP(skinny dual in-line package)
DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见 DIP)。

   61、SL-DIP(slim dual in-line package)
DIP 的一种。指宽度为10.16mm,引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。

   62、SMD(surface mount devices)
表面贴装器件。偶尔,有的半导体厂家把SOP 归为SMD(见SOP)。

   63、SO(small out-line)
SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。

   64、SOI(small out-line I-leaded package)
I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形,中心 距 1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引 脚数 26。

   65、SOIC(small out-line integrated circuit)
SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。

   66、SOJ(Small Out-Line J-Leaded Package)
J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形,故此 得名。 通常为塑料制品,多数用于DRAM 和SRAM 等存储器LSI 电路,但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm,引脚数从20 至40(见SIMM )。

   67、SQL(Small Out-Line L-leaded package)
按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。

   68、SONF(Small Out-Line Non-Fin)
无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别,有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。

   69、SOF(small Out-Line package)
小外形封装。表面贴装型封装之一,引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷两种。另外也叫SOL 和DFP。
SOP 除了用于存储器LSI 外,也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10~40 的领域,SOP 是普及最广的表面贴装封装。引脚中心距1.27mm,引脚数从8 ~44。
另外,引脚中心距小于1.27mm 的SOP 也称为SSOP;装配高度不到1.27mm 的SOP 也称为 TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。

   70、SOW (Small Outline Package(Wide-Jype))
宽体SOP。
   71、COB(Chip On Board)
        通过bonding 将IC裸片固定于印刷线路板上。也就是是将芯片直接粘在PCB上用引线键合达到芯片与PCB的电气联结然后用黑胶包封。COB的关键技术在于Wire Bonding(俗称打线)及Molding(封胶成型),是指对裸露的机体电路晶片(IC Chip),进行封装,形成电子元件的制程,其中IC藉由焊线(Wire Bonding)、覆晶接合(Flip Chip)、或卷带接合(Tape Automatic Bonding;简称(TAB)等技术,将其I/O经封装体的线路延伸出来。
  72、COG(Chip on Glass)
        国际上正日趋实用的COG(Chip on Glass)封装技术。对液晶显示(LCD)技术发展大有影响的封装技术。
 

点击此处查看原文 >>

系统分类: 嵌入式   |    用户分类:    |    来源: 整理

评论(0) | 阅读(133)
发表于:2008-7-3 16:45:44
标签:上拉  下拉  电阻  选择  

2

上拉电阻有什么用(上拉电阻的作用)及上拉电阻阻值的选择原则

上拉电阻:

1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。

2、OC门电路必须加上拉电阻,才能使用。

3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻产生降低输入阻抗,提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰,加上下拉电阻是电阻匹配,有效的抑制反射波干扰。

上拉电阻阻值的选择原则包括:

1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。

2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。

3、对于高速电路,过大的上拉电阻可能边沿变平缓。综合考虑

以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理

--------------------------------------------------------------------------------------------

对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定,主要需要考虑以下几个因素:

1. 驱动能力与功耗的平衡。以上拉电阻为例,一般地说,上拉电阻越小,驱动能力越强,但功耗越大,设计是应注意两者之间的均衡。

2. 下级电路的驱动需求。同样以上拉电阻为例,当输出高电平时,开关管断开,上拉电阻应适当选择以能够向下级电路提供足够的电流。

3. 高低电平的设定。不同电路的高低电平的门槛电平会有不同,电阻应适当设定以确保能输出正确的电平。以上拉电阻为例,当输出低电平时,开关管导通,上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

4. 频率特性。以上拉电阻为例,上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟,电阻越大,延迟越大。上拉电阻的设定应考虑电路在这方面的需求。

 

下拉电阻的设定的原则和上拉电阻是一样的。

OC门输出高电平时是一个高阻态,其上拉电流要由上拉电阻来提供,设输入端每端口不大于100uA,设输出口驱动电流约500uA,标准工作电压是5V,输入口的高低电平门限为0.8V(低于此值为低电平);2V(高电平门限值)。

选上拉电阻时:

500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下,此为最小阻值,再小就拉不下来了。如果输出口驱动电流较大,则阻值可减小,保证下拉时能低于0.8V即可。

当输出高电平时,忽略管子的漏电流,两输入口需200uA

200uA x15K=3V即上拉电阻压降为3V,输出口可达到2V,此阻值为最大阻值,再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列

设计时管子的漏电流不可忽略,IO口实际电流在不同电平下也是不同的,上述仅仅是原理,一句话概括为:输出高电平时要喂饱后面的输入口,输出低电平不要把输出口喂撑了(否则多余的电流喂给了级联的输入口,高于低电平门限值就不可靠了)                                     

 

在数字电路中不用的输入脚都要接固定电平,通过1k电阻接高电平或接地。

1. 电阻作用:

接电组就是为了防止输入端悬空

减弱外部电流对芯片产生的干扰

保护cmos内的保护二极管,一般电流不大于10mA

上拉和下拉、限流

l 1. 改变电平的电位,常用在TTL-CMOS匹配

2. 在引脚悬空时有确定的状态

3.增加高电平输出时的驱动能力。

4、为OC门提供电流

那要看输出口驱动的是什么器件,如果该器件需要高电压的话,而输出口的输出电压又不够,就需要加上拉电阻。

如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极,或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之,

尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!

 

2、定义:

上拉就是将不确定的信号通过一个电阻嵌位在高电平!电阻同时起限流作用!下拉同理!

上拉是对器件注入电流,下拉是输出电流

l 弱强只是上拉电阻的阻值不同,没有什么严格区分

l 对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

 

3、为什么要使用拉电阻:

一般作单键触发使用时,如果IC本身没有内接电阻,为了使单键维持在不被触发的状态或是触发后回到原状态,必须在IC外部另接一电阻。

数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!

一般说的是I/O端口,有的可以设置,有的不可以设置,有的是内置,有的是需要外接,I/O端口的输出类似与一个三极管的C,当C接通过一个电阻和电源连接在一起的时候,该电阻成为上C拉电阻,也就是说,如果该端口正常时为高电平,C通过一个电阻和地连接在一起的时候,该电阻称为下拉电阻,使该端口平时为低电平,作用吗:

比如:当一个接有上拉电阻的端口设为输如状态时,他的常态就为高电平,用于检测低电平的输入。

l 上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流,下拉电阻是用来吸收电流的,也就是人家说的灌电流。

点击此处查看原文 >>

系统分类: 嵌入式   |    用户分类:    |    来源: 整理

评论(0) | 阅读(284)
发表于:2008-7-3 15:52:20
标签:元件  封装  选择  

1

电路封装形式选择

1.电阻电容的封装形式如何选择,有没有什么原则?比如,同样是104的电容有0603、0805的封装,同样是10uF电容有3216,0805,3528等封装形式,选择哪种封装形式比较合适呢?
我看到的电路里常用电阻电容封装:
电容:
  0.01uF可能的封装有0603、0805
  10uF的封装有3216、3528、0805
  100uF的有7343
  320pF封装:0603或0805
电阻:
  4.7K、10k、330、33既有0603又有0805封装

请问怎么选择这些封装?

2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连,有时候引脚之间(如A-1和B-2)之间却要加上一片电阻,如22欧,请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?

3.藕合电容如何布置?有什么原则?是不是每个电源引脚布置一片0.1uf?有时候看到0.1uf和10uf联合起来使用,为什么?

4.所谓5V ttl器件、5V cmos器件是指什么意思?是不是说该器件电源接上5V,其引脚输出或输入电平就是5V ttl或者5v cmos?

5.板子上要做两个串口,可不可以只用一块MAX232芯片?如果可以,用哪个型号的芯片?MAX3232C、MAX3232E还是MAX3232CSE?或者说这几个芯片哪个都可以

6.看PDIUSBD12芯片手册,见到两个概念,不清楚:单地址/数据总线配置、多路地址/数据总线配置,请问这两者有什么区别

7.protel99中,电源和地的网络标号是不是肯定是全局的(即使我使用层次电路原理图绘图模式3:电路端口全局,网络标号局部)

8.晶振起振电路电容好像一般为22pF,这是不是经验值,像上下拉电阻取值一般为4.7k~10K

9.usb插座电路,有一个电容:0.01uF/2KV,有这么高的耐压电压电容吗?为什么在这里需要使用这么高的耐压电容

10.DB9插座究竟是2发送,3接收还是3接收2发送,或者是由自己定义,无所谓

12.何谓扇入、扇出、扇入系数及扇出系数

13."高速的差分信号线具有速率高,好布线,信号完整性好等特点",请问何谓高速差分信号线?

14.protel 99se中,布线时,信号线、地线、电源线线宽一般是多少?有什么原则需要注意?

15.TTL电路和cmos电路有什么区别?什么时候使用TTL系列?什么时候使用cmos器件?

一些回答:
1.电阻电容的封装形式如何选择,有没有什么原则?比如,同样是104的电容有0603、0805的封装,同样是10uF电容有3216,0805,3528等封装形式,选择哪种封装形式比较合适呢?
我看到的电路里常用电阻电容封装:
电容:
  0.01uF可能的封装有0603、0805
  10uF的封装有3216、3528、0805
  100uF的有7343
  320pF封装:0603或0805
电阻:
  4.7K、10k、330、33既有0603又有0805封装

请问怎么选择这些封装?
答:选择合适的封装第一要看你的PCB空间,是不是可以放下这个器件。一般来说,封装大的器件会比较便宜,小封装的器件因为加工进度要高一点,有可能会贵一点,然后封装大的电容耐压值会比封装小的同容量电容耐压值高,这些都是要根据你实际的需要来选择的,另外,小封装的元器件对贴装要求会高一点,比如SMT机器的精度。如手机里面的电路板,因为空间有限,工作电压低,就可以选用0402的电阻和电容,而大容量的钽电容就多为3216等等大的封装

2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连,有时候引脚之间(如A-1和B-2)之间却要加上一片电阻,如22欧,请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?
答: 这个电阻一般是串电阻,拿来做阻抗匹配的,当然也可以做降压用,用于3.3V I/O 连接2.5V I/O类似的应用上面。阻值的选择要认真看Datasheet,来计算

3.藕合电容如何布置?有什么原则?是不是每个电源引脚布置一片0.1uf?有时候看到0.1uf和10uf联合起来使用,为什么?

答:电容靠近电源脚,这个问题可以参见

补充一点看法:
在两个芯片的引脚之间串连一个电阻,一般都是在高速数字电路中,为了避免信号产生振铃(即信号的上升或下降沿附近的跳动)。原理是该电阻消耗了振铃功率,也可以认为它降低了传输线路的Q值。
通常在数字电路设计中要真正做到阻抗匹配是比较困难的,原因有二:1、实际的印制板上连线的阻抗受到面积等设计方面的限制;2、数字电路的输入阻抗和输出阻抗不象模拟电路那样基本固定,而是一个非线性的东西。
实际设计时,我们常用22到33欧姆的电阻,实践证明,在此范围内的电阻能够较好地抑制振铃。但是事物总是两面的,该电阻在抑制振铃的同时,也使得信号延时增加,所以通常只用在频率几兆到几十兆赫兹的场合。频率过低无此必要,而频率过高则此法的延时会严重影响信号传输。另外,该电阻也往往只用在对信号完整性要求比较高的信号线上,例如读写线等,而对于一般的地址线和数据线,由于芯片设计总有一个稳定时间和保持时间,所以即使有点振铃,只要真正发生读写的时刻已经在振铃以后,就无甚大影响。

前面已经补充了一点,再补充一点:关于接地问题。
接地是一个极其重要的问题,有时关系到设计的成败。
首先要明确的是,所有的接地都不是理想的,在任何时候都具有分布电阻与分布电感,前者在信号频率较低时起作用,后者则在信号频率高时成为主要影响因素。由于上述分布参数的存在,信号在经过地线的时候,会产生压降以及磁场。若这些压降或磁场(以及由该磁场引起的感应电压)耦合到其它电路的输入,就可能会被放大(模拟电路中)或影响信号完整性(数字电路中)。所以,一般要求在设计时就考虑这些影响,有一个大致的原则如下:
1、在频率较低的电路中(尤其是模拟电路或模数混合电路中的模拟部分),采用单点接地,即各级放大器的地线(包括电源线)分别接到电源输出端,成为星形连接,并且在这个星的节点上接一个大电容。这样做的目的是避免信号在地线上的压降耦合到其他放大器中。
2、在模拟电路中(尤其是小信号电路)要避免出现地线环,因为环状的地线会产生感应电流,此电流造成的感应电势是许多干扰信号的来源。
3、如果是单纯的数字电路(包括模数混合电路中的数字部分)且信号频率不高(一般不超过10兆),可以共用一组电源与地线,但是必须注意每个芯片的退耦电容必须靠近芯片的电源与地引脚。
4、在高速的数字电路(例如几十兆的信号频率)中,必须采取大面积接地,即采用4层以上的印制板,其中有一个单独的接地层。这样做的目的是给信号提供一个最短的返回路径。由于高速数字信号具有很高的谐波分量,所以此时地线与信号线之间构成的回路电感成为主要影响因素,信号的实际返回路径是紧贴在信号线下面的,这样构成的回路面积最小(从而电感最小)。大面积接地提供了这样的返回路径的可能性,而采用其他的接地方式均无法提供此返回路径。需要注意的是,要避免由于过孔或其他器件在接地平面上造成的绝缘区将信号的返回路径割断(地槽),若出现这种情况,情况会变得十分糟糕。
5、高频模拟电路,也要采取大面积接地。但是由于此时的信号线要考虑阻抗匹配问题,所以情况更复杂一些,在这里就不展开了。

 

 

protel元件封装库总结
关键词: protel  元件封装                                          


电阻 AXIAL

无极性电容 RAD

电解电容 RB-

电位器 VR

二极管 DIODE

三极管 TO

电源稳压块78和79系列 TO-126H和TO-126V

场效应管 和三极管一样

整流桥 D-44 D-37 D-46

单排多针插座 CON SIP

双列直插元件 DIP

晶振 XTAL1


电阻:RES1,RES2,RES3,RES4;封装属性为axial系列

无极性电容:cap;封装属性为RAD-0.1到rad-0.4

电解电容:electroi;封装属性为rb.2/.4到rb.5/1.0

电位器:pot1,pot2;封装属性为vr-1到vr-5

二极管:封装属性为diode-0.4(小功率)diode-0.7(大功率)

三极管:常见的封装属性为to-18(普通三极管)to-22(大功率三极管)to-3(大功率达林

顿管)

电源稳压块有78和79系列;78系列如7805,7812,7820等

79系列有7905,7912,7920等

常见的封装属性有to126h和to126v

整流桥:BRIDGE1,BRIDGE2: 封装属性为D系列(D-44,D-37,D-46)

 

电阻: AXIAL0.3-AXIAL0.7  其中0.4-0.7指电阻的长度,一般用AXIAL0.4


瓷片电容:RAD0.1-RAD0.3。  其中0.1-0.3指电容大小,一般用RAD0.1


电解电容:RB.1/.2-RB.4/.8 其中.1/.2-.4/.8指电容大小。一般<100uF用

RB.1/.2,100uF-470uF用RB.2/.4,>470uF用RB.3/.6


二极管: DIODE0.4-DIODE0.7 其中0.4-0.7指二极管长短,一般用DIODE0.4


发光二极管:RB.1/.2


集成块: DIP8-DIP40, 其中8-40指有多少脚,8脚的就是DIP8


贴片电阻

0603表示的是封装尺寸 与具体阻值没有关系

但封装尺寸与功率有关 通常来说

0201 1/20W

0402 1/16W

0603 1/10W

0805 1/8W

1206 1/4W


电容电阻外形尺寸与封装的对应关系是:

0402=1.0x0.5

0603=1.6x0.8

0805=2.0x1.2

1206=3.2x1.6

1210=3.2x2.5

1812=4.5x3.2

2225=5.6x6.5


  关于零件封装我们在前面说过,除了DEVICE。LIB库中的元件外,其它库的元件都已经有了

固定的元件封装,这是因为这个库中的元件都有多种形式:以晶体管为例说明一下:

晶体管是我们常用的的元件之一,在DEVICE。LIB库中,简简单单的只有NPN与PNP之分,但

实际上,如果它是NPN的2N3055那它有可能是铁壳子的TO—3,如果它是NPN的2N3054,则有

可能是铁壳的TO-66或TO-5,而学用的CS9013,有TO-92A,TO-92B,还有TO-5,TO-46,TO-5

2等等,千变万化。

还有一个就是电阻,在DEVICE库中,它也是简单地把它们称为RES1和RES2,不管它是100Ω

还是470KΩ都一样,对电路板而言,它与欧姆数根本不相关,完全是按该电阻的功率数来决

定的我们选用的1/4W和甚至1/2W的电阻,都可以用AXIAL0.3元件封装,而功率数大一点的话

,可用AXIAL0.4,AXIAL0.5等等。现将常用的元件封装整理如下:

电阻类及无极性双端元件 AXIAL0.3-AXIAL1.0

无极性电容 RAD0.1-RAD0.4


有极性电容 RB.2/.4-RB.5/1.0

二极管 DIODE0.4及 DIODE0.7

石英晶体振荡器 XTAL1

晶体管、FET、UJT TO-xxx(TO-3,TO-5)

可变电阻(POT1、POT2) VR1-VR5

当然,我们也可以打开C:\Client98\PCB98\library\advpcb.lib库来查找所用零件的对应封

装。

这些常用的元件封装,大家最好能把它背下来,这些元件封装,大家可以把它拆分成两部分

来记如电阻AXIAL0.3可拆成AXIAL和0.3,AXIAL翻译成中文就是轴状的,0.3则是该电阻在印

刷电路板上的焊盘间的距离也就是300mil(因为在电机领域里,是以英制单位为主的。同样

的,对于无极性的电容,RAD0.1-RAD0.4也是一样;对有极性的电容如电解电容,其封装为R

B.2/.4,RB.3/.6等,其中“.2”为焊盘间距,“.4”为电容圆筒的外径。

对于晶体管,那就直接看它的外形及功率,大功率的晶体管,就用TO—3,中功率的晶体管

,如果是扁平的,就用TO-220,如果是金属壳的,就用TO-66,小功率的晶体管,就用TO-5

,TO-46,TO-92A等都可以,反正它的管脚也长,弯一下也可以。

对于常用的集成IC电路,有DIPxx,就是双列直插的元件封装,DIP8就是双排,每排有4个引

脚,两排间距离是300mil,焊盘间的距离是100mil。SIPxx就是单排的封装。等等。

值得我们注意的是晶体管与可变电阻,它们的包装才是最令人头痛的,同样的包装,其管脚

可不一定一样。例如,对于TO-92B之类的包装,通常是1脚为E(发射极),而2脚有可能是

B极(基极),也可能是C(集电极);同样的,3脚有可能是C,也有可能是B,具体是那个

,只有拿到了元件才能确定。因此,电路软件不敢硬性定义焊盘名称(管脚名称),同样的

,场效应管,MOS管也可以用跟晶体管一样的封装,它可以通用于三个引脚的元件。


Q1-B,在PCB里,加载这种网络表的时候,就会找不到节点(对不上)。

在可变电阻上也同样会出现类似的问题;在原理图中,可变电阻的管脚分别为1、W、及2,

所产生的网络表,就是1、2和W,在PCB电路板中,焊盘就是1,2,3。当电路中有这两种元

件时,就要修改PCB与SCH之间的差异最快的方法是在产生网络表后,直接在网络表中,将晶

体管管脚改为1,2,3;将可变电阻的改成与电路板元件外形一样的1,2,3即可。

点击此处查看原文 >>

系统分类: 嵌入式   |    用户分类:    |    来源: 整理

评论(0) | 阅读(262)
发表于:2008-7-3 15:49:26
标签:马云  演讲  

0

马云给雅虎员工的演讲:爱迪生欺骗了世界!

 


  今天是我第一次和雅虎的朋友们面对面交流。我希望把我成功的经验和大家分享,尽管我认为你们其中的绝大多数勤劳聪明的人都无法从中获益,但我坚信,一定有个别懒的去判断我讲的是否正确就效仿的人,可以获益匪浅。

  让我们开启今天的话题吧!

  世界上很多非常聪明并且受过高等教育的人,无法成功。就是因为他们从小就受到了错误的教育,他们养成了勤劳的恶习。很多人都记得爱迪生说的那句话吧:天才就是99%的汗水加上1%的灵感。并且被这句话误导了一生。勤勤恳恳的奋斗,最终却碌碌无为。其实爱迪生是因为懒的想他成功的真正原因,所以就编了这句话来误导我们。

  世界上最富有的人,比尔盖茨,他是个程序员,懒的读书,他就退学了。他又懒的记那些复杂的dos命令,于是,他就编了个图形的界面程序,叫什么来着?我忘了,懒的记这些东西。于是,全世界的电脑都长着相同的脸,而他也成了世界首富。

  世界上最值钱的品牌,可口可乐。他的老板更懒,尽管中国的茶文化历史悠久,巴西的咖啡香味浓郁,但他实在太懒了。弄点糖精加上凉水,装瓶就卖。于是全世界有人的地方,大家都在喝那种像血一样的液体。

  世界上最好的足球运动员,罗纳尔朵,他在场上连动都懒的动,就在对方的门前站着。等球砸到他的时候,踢一脚。这就是全世界身价最高的运动员了。有的人说,他带球的速度惊人,那是废话,别人一场跑90分钟,他就跑15秒,当然要快些了。

  世界上最厉害的餐饮企业,麦当劳。他的老板也是懒的出奇,懒的学习法国大餐的精美,懒的掌握中餐的复杂技巧。弄两片破面包夹块牛肉就卖,结果全世界都能看到那个M的标志。必胜客的老板,懒的把馅饼的馅装进去,直接撒在发面饼上边就卖,结果大家管那叫PIZZA,比10张馅饼还贵。

  还有更聪明的懒人:

  懒的爬楼,于是他们发明了电梯;

  懒的走路,于是他们制造出汽车,火车,和飞机;

  懒的一个一个的杀人,于是他们发明了原子弹;

  懒的每次去计算,于是他们发明了数学公式;

  懒的出去听音乐会,于是他们发明了唱片,磁带和CD;

点击此处查看原文 >>

系统分类: 自由话题   |    用户分类:    |    来源: 整理

评论(0) | 阅读(148)
发表于:2008-7-3 15:46:32
标签:内存  术语  

1

关于内存的一些术语

1.何为内存模块 (Memory Module)?
内存模块是指一个印刷电路板表面上有镶嵌数个记忆体芯片chips,而这内存芯片通常是DRAM芯片,但近来系统设计也有使用快取隐藏式芯片镶嵌在内存模块上内存模块是安装在PC 的主机板上的专用插槽(Slot)上镶嵌在Module上DRAM芯片(chips)的数量和个别芯片(chips)的容量,是决定内存模块的设计的主要因素。

2.什么是Parity?
早先所使用的存储器数据检错方式是Parity Check,其是以每8比特增加1比特的方式进行检错。因此若是具备Parity的存储器,其数据宽度将比非parity的存储器为大。不过若以 Parity的检错方式看,其多出的奇偶位事实上只用于分辨奇数或偶数个比特数。这种方式仅能得知是某一位发生错误,并无法确定是哪一个位置发生错误,而且无法运用在双数位的检错上。

3.什么是ECC?
ECC是另一种更为进步的存储器数据检错机制。其工作的方式与Parity不同,并不是采用单一比特的方式来进行检错,而是采用数据块(block)概念与复杂的演算方法来修正数据。因此不仅能检测多位比特错误,还能进行修正单一比特的错误。

4.SPD的作用是什么?
为Serial Presence Detect 的缩写,它是烧录在EEPROM内的码,以往开机时BIOS必须侦测memory,但有了SPD就不必再去作侦测的动作,而由BIOS直接读取 SPD取得内存的相关资料。

5.JEDEC是一个什么样的组织?
JEDEC中文全称是电子工程设计发展联合会议,他是一个JEDEC大部分是由从事设计、发明的制造业尤以有关计算机记忆模块所组成的一个团体财团,一般工业所生产的记忆体产品大多以JEDEC所制定的标准为评量。

6.只读存储器(ROM)的概念?
ROM是一种只能读取而不能写入资料之记燱体,因为这个特所以最常见的就是主机板上的 BIOS (基本输入/输出系统Basic Input/Output System)因为BISO是计算机开机必备的基本硬件设定用来与外围做为低阶通信接口,所以BISO之程式烧录于ROM中以避免随意被清除资料。

7.什么是EEPROM?
它的英文全称是:Electrically Erasable Programmable ROM,是一种将资料写入后即使在电源关闭的情况下,也可以保留一段相当长的时间,且写入资料时不需要另外提高电压,只要写入某一些句柄,就可以把资料写入内存中了。

8.何为EPROM?
英文全称为Erasable Programmable ROM,为一种可以透过紫外线的照射将其内部的资料清除掉之后,再用烧录器之类的设备将资料烧录进 EPROM内,优点为可以重复的烧录资料。

9.什么是PROM?
又叫程序规画的只读存储器,是一种可存程序的内存,因为只能写一次资料,所以它一旦被写入资料若有错误,是无法改变的且无法再存其它资料,所以只要写错资料这颗内存就无法回收重新使用。

10.什么是MASK ROM?
是制造商为了要大量生产,事先制作一颗有原始数据的ROM或EPROM当作样本,然后再大量生产与样本一样的 ROM,这一种做为大量生产的ROM样本就是MASK ROM,而烧录在MASK ROM中的资料永远无法做修改。

11.什么是RAM?
RAM是Random Access Memory的缩写,是一种可被读取和写入的内存,我们在写资料到RAM记忆体时也同时可从RAM读取资料,这和ROM内存有所不同。但是RAM必须由稳定流畅的电力来保持它本身的稳定性,所以一旦把电源关闭则原先在RAM里头的资料将随之消失。

12.什么是DRAM?
DRAM 是Dynamic Random Access Memory 的缩写,通常是计算机内的主存储器,它是而用电容来做储存动作,但因电容本身有漏电问题,所以内存内的资料须持续地存取不然 信息会丢失。

13.何为FPM DRAM?
Fast Page Mode DRAM是改良的DRAM,大多数为72IPN或30PIN的模块,FPM 将记忆体内部隔成许多页数Pages,从512 bite 到数 Kilobytes 不等,它特色是不需等到重新读取时,就可读取各page内的资 料。

14.什么是EDO DRAM?
英文全称是Extended Data Out DRAM 。EDO的存取速度比传统DRAM快10%左右,比FPM快12到30倍一般为72PIN、168PIN的模块。 EDO DRAM采用一种特殊的内存读出电路控制逻辑,在读写一个地址单元时,同时启动下一个连续地址单元的读写周期。从而节省了重选地址的时间,使存储总线的速率提高到40MHz。

15.什么是SDRAM?
Synchronous DRAM 是一种新的DRAM架构的技术;它运用晶片内的clock使输入及输出能同步进行。所谓clock同步是指记忆体时脉与CPU的时脉能同步存取资料。SDRAM节省执行指令及数据传输的时间,故可提升计算机效率。

16.什么是DDR?
DDR(Double Data Rate),是目前SDRAM的更新产品,DDR的核心建立在SDRAM的基础上,但在速度和容量上有了提高。与 SDRAM相比有两个不同点:(1)它使用了更多、更先进的同步电路。(2)DDR使用了Delay-Locked Loop (DLL,延时锁定回路)来提供一个数据滤波信号(DataStrobe signal)。当数据有效时,存储器控制器可使用这个数据滤波信号来精确定位数据,每16次输出一次,并重同步来自不同的双存储器模块的数据。 DDR本质上不需要提高时钟频率就能加倍提高 SDRAM的速度,它允许在时钟脉冲的上升沿和下降沿读出数据,因而其速度是标准SDRAM的两倍。DDR可以使用更高的频率,它很快会出现在市场上。

17.何为DDRII?
DDRII 是DDR原有的SLDRAM联盟于1999年解散后将既有的研发成果与DDR整合之后的未来新标准。SLDRAM也许是在速度上最接近RDRAM的竞争者。 SLDRAM是一种增强和扩展的SDRAM架构,它将当前的 4体(Bank)结构扩展到16体,并增加了新接口和控制逻辑电路。SLDRAM像SDRAM一样使用每个脉冲沿传输数据。

18.什么是RDRAM ?
RDRAM是Rambus公司开发的具有系统带宽,芯片到芯片接口设计的新型DRAM,它能在很高的频率范围下通过一个简单的总线传输数据。 RDRAM使用低电压信号,在高速同步时钟脉冲的两边沿传输数据。另外,RDRAM使用的是8位接口。十几家内存条生产大厂如 NEC、东芝、三星、 TI、日立、Micron、富士通、IBM等已取得Rambus的技术授权,参与RDRAM技术开发,并投入生产制造。在 1996年末,Rambus公司同Intel公司签定了合约,Intel也将在其未来的芯片组中开始支持RDRAM。

19.什么是DRDRAM?
它属于第二代RDRAM,在处理图形和多媒体程序时可以达到非常高的带宽,即使在寻找小的、随机的数据块时也能保持相同的带宽。作为RDRAM的增强产品,它在同步并发块数据导向、交叉传输时更有效,在600MHz的频率下可达到每个通道 600MB/s的数据传输率。另外,Concurrent Rambus同其前一代产品兼容。预计其速度不久可达到800MHz。

20.什么SRAM?
SRAM即是静态随机处理内存,是Static Random Access Memory 的缩写,通常比一般的动态随机处理内存处理速度更快更稳定。所谓静态的意义是指内存资料可以常驻而不须随时存取。因为此种特性,静态随机处理内存通常被用来做高速缓存。

21.什么是高速缓存?
Cache Ram为一种高速度的内存是被设计用来处理运作CPU。快取记忆体是利用 SRAM 的颗粒来做内存。因连接方式不同可分为一是外接方式(External)另一种为内接方式(Internal)。外接方式是将内存放在主机板上也称为 Level 1 Cache而内接方式是将内存放在CPU中称为Level 2 Cache。

22.什么是FLASH内存?
Flash内存比较像是一种储存装置,因为当电源关掉后储存在Flash内存中的资料并不会流失掉,在写入资料时必须先将原本的资料清除掉,然后才能再写入新的资料,缺点为写入资料的速度太慢。

23.什么叫重新标示过的内存模块(Remark Memory Module)?
在内存市场许多商家都会贩售重新标示过的内存模块,所谓重新标示过的内存模块就是将芯片Chip上的标示变更过,使其所显示出错误的讯息以提供商家赚取更多的利润。一般说来,业者会标示成较快的速度将( -7改成-6)或将没有厂牌的改为有厂牌的。要避免购买到这方面的产品,最佳的方法就是向好声誉的供货商来购买顶级芯片制造商产品。

24.什么是内存的充电 (Refresh) ?
主存储器是DRAM组合而成,其电容需不断充电以保持资料的正确,内存的刷新频率是DRAM的一项很重要的参数,一般有2K与4K Refresh的分类,而2K比4K有较快速的Refresh但2K比4K耗电。

25.如何判断一条内存是PC100规格?
对于PC100的内存条,国际上的JEDEC和INTEL(CMTL)标准均有较为严格的规定,而不仅仅是工作时钟周期达到10ns就可以称为 PC100内存。较为典型的一个参数是Tac,即数据的存取时间,PC100规定,该参数值6ns,亦即若有一内存条,其时钟周期为10ns但Tac仅支持7ns,此时该内存不能称为PC100内存条。

26.PC133一定比PC100快吗?
不一定。目前市面上主流的PC133-333的芯片和PC100-222的芯片比较,我们知道在当内存进行读取操作时,其完成读操作时间为TCL +TRCD+TRP+1个时钟周期,以此公式计算PC133-333内存完成一次读操作的时间为3+3+3+1=10个时钟即75NS,而PC100- 222的内存完成操作只需2+2+2+1=7个时钟即70NS,PC133-333不见得比PC100-222快,但在这种读方式下(BL=1)是如此,在其它方式下(如BL=4\8)就是PC133的快。

27.什么是内存CAS的延迟时间?
所谓CAS延迟时间,就是指内存纵向地址脉冲的反应时间。CAS延迟时间是在一定频率下衡量支持不同规范内存的重要标志之一。在Intel公司的 PC100内存技术白皮书中指出:“符合PC100标准的内存芯片应该以CAS Latency(以下简称CL)= 2的情况稳定工作在100MHZ的频率下。”CL=2所表示的意义是此时内存读取数据的延迟时间是两个时钟周期当CL=3时。内存读取数据的延迟时间就应该是三个时钟周期。

28.什么是内存的数据带宽?
所谓数据带宽就是内存的数据传输速度,它是衡量内存性能的重要标准。通常情况下,PC100的SDRAM在额定频率(100MHZ)下工作时,其峰值传输速度可以达到800MB/秒。工作在133MHZ下的PC133内存,其峰值传输速度已经达到了1.06GB/秒,这一速度比PC100内存提高了200MB/S,在实际使用中,其性能的提高是很明显的。对于DDR内存而言,由于在同一个时钟的上升和下降沿都能传输数据,所以工作在133MHZ 时,它实际传输速度可以达到2.1 GB/S的水准,也就是普通SDRAM内存工作在266MHZ下所拥有的带宽。此外,PC800的Rambus DRAM内存其数据传输带宽也达到了1.6GB/S速度。

   29.电子封装的怎么分类?
从使用的包装材料来分,我们可以将封装划分为金属封装、陶瓷封装和塑料封装;从成型工艺来分,我们又可以将封装划分为预成型封装(pre- mold)和后成型封装(post-mold);至于从封装外型来讲,则有SIP(single in-line package)、DIP(dual in-line package)、PLCC(plastic-leaded chip carrier)、PQFP(plastic quad flat pack)、SOP(small-outline package)、TSOP(thin small-outline package)、PPGA(plastic pin grid array)、PBGA(plastic ball grid array)、CSP (chip scale package)等等;若按第一级连接到第二级连接的方式来分,则可以划分为PTH (pin-through-hole)和SMT(surface-mount-technology)二大类,即通常所称的插孔式(或通孔式)和表面贴装式。

30.什么是金属封装?
金属封装是半导体器件封装的最原始的形式,它将分立器件或集成电路置于一个金属容器中,用镍作封盖并镀上金。金属圆形外壳采用由可伐合金材料冲制成的金属底座,借助封接玻璃,在氮气保护气氛下将可伐合金引线按照规定的布线方式熔装在金属底座上,经过引线端头的切平和磨光后,再镀镍、金等惰性金属给与保护。在底座中心进行芯片安装和在引线端头用铝硅丝进行键合。组装完成后,用10号钢带所冲制成的镀镍封帽进行封装,构成气密的、坚固的封装结构。金属封装的优点是气密性好,不受外界环境因素的影响。它的缺点是价格昂贵,外型灵活性小,不能满足半导体器件日益快速发展的需要。现在,金属封装所占的市场份额已越来越小,几乎已没有商品化的产品。少量产品用于特殊性能要求的军事或航空航天技术中。

31.什么是陶瓷封装?
陶瓷封装是继金属封装后发展起来的一种封装形式,它象金属封装一样,也是气密性的,但价格低于金属封装,而且,经过几十年的不断改进,陶瓷封装的性能越来越好,尤其是陶瓷流延技术的发展,使得陶瓷封装在外型、功能方面的灵活性有了较大的发展。目前,IBM的陶瓷基板技术已经达到100多层布线,可以将无源器件如电阻、电容、电感等都集成在陶瓷基板上,实现高密度封装。陶瓷封装由于它的卓越性能,在航空航天、军事及许多大型计算机方面都有广泛的应用,占据了约10%左右的封装市场(从器件数量来计)。陶瓷封装除了有气密性好的优点之外,还可实现多信号、地和电源层结构,并具有对复杂的器件进行一体化封装的能力。它的散热性也很好。缺点是烧结装配时尺寸精度差、介电系数高(不适用于高频电路),价格昂贵,一般主要应用于一些高端产品中。

32.什么是塑料封装?
塑料封装最大的优点是价格便宜,其性能价格比十分优越。随着芯片钝化层技术和塑料封装技术的不断进步,尤其是在八十年代以来,半导体技术有了革命性的改进,芯片钝化层质量有了根本的提高,使得塑料封装尽管仍是非气密性的,但其抵抗潮气侵入而引起电子器件失效的能力已大大提高了,因此,一些以前使用金属或陶瓷封装的应用,也已渐渐被塑料封装所替代。

33.什么是SIP封装?
SIP是从封装体的一边引出管脚。通常,它们是通孔式的,管脚插入印刷电路板的金属孔内。这种形式的一种变化是锯齿型单列式封装(ZIP),它的管脚仍是从封装体的一边伸出,但排列成锯齿型。这样,在一个给定的长度范围内,提高了管脚密度。SIP的吸引人之处在于它们占据最少的电路板空间,但在许多体系中,封闭式的电路板限制了SIP的高度和应用。

34.什么是DIP封装?
DIP封装的管脚从封装体的两端直线式引出。DIP的外形通常是长方形的,管脚从长的一边伸出。绝大部分的DIP是通孔式,但亦可是表面贴装式。对DIP来说,其管脚数通常在8至64(8、14、16、18、20、22、24、28、40、48、52和64)之间,其中,24至40管脚数的器件最常用于逻辑器件和处理器,而14至20管脚的多用于记忆器件,主要取决于记忆体的尺寸和外形。

35.什么是QFP封装?
四方扁平封装(QFP)其实是微细间距、薄体LCC,在正方或长方形封装的四周都有引脚。其管脚间距比PLCC的0.050英寸还要细,引脚呈欧翅型与PLCC的J型不同。QFP可以是塑料封装,可以是陶瓷封装,塑料QFP通常称为PQFP。

36.什么是BGA封装?
当引脚数目更高时,采用PQFP的封装形式就不太合适了,这时,BGA封装应该是比较好的选择,其中PBGA也是近年来发展最快的封装形式之一。 BGA封装技术是在模块底部或上表面焊有许多球状凸点,通过这些焊料凸点实现封装体与基板之间互连的一种先进封装技术。广义的BGA封装还包括矩栅阵列 (LGA)和柱栅阵列(CGA)。矩栅阵列封装是一种没有焊球的重要封装形式,它可直接安装到印制线路板(PCB)上,比其它BGA封装在与基板或衬底的互连形式要方便得多,被广泛应用于微处理器和其他高端芯片封装上。

37.塑料封装的基本工序有哪些?
一般所说的塑料封装,如无特别的说明,都是指转移成型封装(transfer molding),封装工序一般可分成二部分:在用塑封料包封起来以前的工艺步骤称为装配(assembly)或前道操作(front end operation),在成型之后的工艺步骤称为后道操作(back end operation)。转移成型工艺一般包括晶圆减薄(wafer ground)、晶圆切割(wafer dicing or wafer saw)、芯片贴装(die attach or chip bonding)、引线键合(wire bonding)、转移成型(transfer molding)、后固化(post cure)、去飞边毛刺(deflash)、上焊锡(solder plating)、切筋打弯(trim and FORM)、打码(marking)等多道工序。

38.器件装配的方式有哪些?
器件装配的方式有二种,一种是所谓的波峰焊(wave soldering),另一种是所谓的回流焊(reflow soldering)。波峰焊主要用在插孔式PTH封装类型器件的装配,而表面贴装式SMT及混合型器件装配则大多使用回流焊。波峰焊是早期发展起来的一种PCB板上元器件装配工艺,现在已经较少使用。在波峰焊工艺中,熔融的焊料被一股股喷射出来,形成焊料峰,故有此名。目前,元器件装配最普遍的方法是回流焊工艺(reflow soldering),因为它适合表面贴装的元器件,同时,也可以用于插孔式器件与表面贴装器件混合电路的装配。由于现在的元器件装配大部分是混合式装配,所以,回流焊工艺的应用更为广泛。回流工艺中,器件和PCB板要经受高达210℃到230℃的高温,同时,助焊剂等化学物质对器件都有腐蚀性,所以,装配工艺条件处置不当,也会造成一系列的可靠性问题。

39.什么是Flip-Chip技术?
Flip-Chip又称为倒装或者覆晶技术,它是一种互连技术,所谓的倒扣技术,就是将集成电路芯片的有源区面向基板的互连形式。所以,无论是引线键合还是凸缘键合,只要其芯片有源区面向基板,都称为倒扣芯片技术。倒扣芯片技术也因此可以划分为FCIP(flip chip in packaging)及FCOB(flip chip on board)技术。无论哪一种技术,其关键是芯片上凸缘(bump)的制备。

40.什么是IBIS模型?
IBIS 建模语言在 1993年成为标准,IBIS 3.2 是当前公布的最新版本。这个语言已经发展为通常的标准,类似 SPICE。这个语言是为了满足信号完整性(signal integrity)仿真用户的需要开发的。这个标准由信号完整性(signal integrity)设计人员不断地推动和发展,芯片制造商的加入也促使了 IBIS 的流行,因为它允许向他们提供 I/O 特性,而不是内部电路设计的细节。IBIS 描述的仅仅是 I/O 管脚的特征,使用 I/V 和 V/T 数据表格。

点击此处查看原文 >>

系统分类: 嵌入式   |    用户分类:    |    来源: 整理

评论(0) | 阅读(131)
发表于:2008-7-3 15:42:56
标签:IC厂商  型号前缀  网址  

1

国外IC厂商型号前缀及网址

 
型号前缀 国外生产厂商 互联网网址
A(A-) INTECH(美国英特奇公司)  
AC TEXAS INSTRUMENTS [T1](美国德克萨斯仪器公司) http://www.ti.com/
AD ANALOG DEVICES(美国模拟器件公司) http://www.analog.com/
AM ADVANCED MICRO DEVICES(美国先进微电子器件公司) http://www.advantagememory.com/
AM DATA-INTERSIL(美国戴特-英特锡尔公司) http://www.datapoint.com/
AN PANASONIC(日本松下电器公司) http://www.panasonic.com/
AN PANASONIC(日本松下电器公司) http://www.alldatasheet.com/
AT ATMAIL(美国爱特梅尔公司) http://www.atmel.com/cn/default.asp
AY GENERAL INSTRUMENTS[G1](美国通用仪器公司)  
BA ROHM(日本东洋电具制作所)(日本罗姆公司) http://www.rohmelectronics.com/
BX SONY(日本索尼公司) http://www.sony.com/
CA RCA(美国无线电公司)  
CA PHILIPS(荷兰菲利浦公司) http://www.semiconductors.philips.com/
CA SIGNETICS(美国西格尼蒂克公司) http://www.spt.com/
CAW RCA(美国无线电公司)  
CD FAIRCHILD(美国仙童公司) http://www.fairchildsemi.com/
CD RCA(美国无线电公司)  
CIC SOLITRON(美国索利特罗器件公司)  
CM CHERRY SEMICONDUCTOR(美国切瑞半导体器件公司) http://www.cherry-semi.com/
CS PLESSEY(英国普利西半导体公司)  
CT SONY(日本索尼公司) http://www.sony.com/
CX SONY(日本索尼公司) http://www.sony.com/
CXA SONY(日本索尼公司) http://www.sony.com/ 
CXD SONY(日本索尼公司) http://www.sony.com/ 
CXK DAEWOO(韩国大宇电子公司)  
DBL PANASONIC(日本松下电器公司) http://www.panasonic.com/
DN AECO(日本阿伊阔公司)  
 D...C GTE(美国通用电话电子公司微电路部)  
EA SIGNETICS(美国西格尼蒂克公司) http://www.spt.com/ 
EEA THOMSON-CSF(法国汤姆逊半导体公司) http://www.thomson.com/
EF THOMSON-CSF(法国汤姆逊半导体公司) http://www.thomson.com/ 
EFB PHILIPS(荷兰菲利浦公司) http://www.semiconductors.philips.com/ 
EGC THOMSON-SGF(法国汤姆逊半导体公司)  
ESM PHILIPS(荷兰菲利浦公司) http://www.semiconductors.philips.com/
F FAIRCHILD(美国仙童公司) http://www.fairchildsemi.com/ 
FCM FAIRCHILD(美国仙童公司) http://www.fairchildsemi.com/ 
G GTE(美国微电路公司)  
GD GOLD STAR[韩国金星(高尔达)电子公司]  
GL GOLD STAR[韩国金星(高尔达)电子公司]  
  GM GOLD STAR[韩国金星(高尔达)电子公司]  
HA HITACHI(日本日立公司) http://www.hitachi.com/
HD HITACHI(日本日立公司) http://www.hitachi.com/ 
HEF PHILIPS(荷兰菲利浦公司) http://www.semiconductors.philips.com/
 HM, HZ HITACHI(日本日立公司) http://www.hitachi.com/
ICL
IG
INTERSIL(美国英特锡尔公司)  
 IR, IX SHARP[日本夏普(声宝)公司] http://www.sharp.com/ 
ITT
JU
ITT(德国ITT半导体公司) http://www.ittcannon.com/ 
 KA, KB SAMSUNG(韩国三星电子公司) http://www.sec.samsung.com/ 
KC SONY(日本索尼公司) http://www.sony.com/ 
KDA SAMSUNG(韩国三星电子公司) http://www.sec.samsung.com/
KIA
KID
KEC(韩国电子公司)  
KM KS SAMSUNG(韩国三星电子公司) http://www.sec.samsung.com/
L SGS-ATES SEMICONDUCTOR(意大利SGS-亚特斯半导体公司) http://www.st.com/
L SANYO(日本三洋电气公司) http://www.sanyo.com/
LA SANYO(日本三洋电气公司) http://www.sanyo.com/
LB SANYO(日本三洋电气公司) http://www.sanyo.com/
LC SANYO(日本三洋电气公司)