标签：
ALTERA FPGA CPLD NIOSII
Altera FPGA/CPLD(NiosII) StartKit 学习板/开发板（采用的EP1C6Q240C8）
大家可以看看我的网店：http://auction1.taobao.com/auction/item_detail-db1-aa919027bebfa29ae42a8f2609c10dea.jhtml
在这个开发板上运行ucLinux的图片：
主板上资源：
1.主芯片：同时兼容EP1C6Q240C8/EP1C12Q240C8，板载EPM3128可以同时做FPGA&CPLD实验；
2.8M Bytes SDRAM；
3.4M Bytes FLASH；
4.2 个全双工232 UART；
5.10M 以太网口,MAC+PHY，RTL8019；
6.50MHz外部时钟,FPGA内部具有PLL可做倍频、分频、移相处理；
7.预留85个FPGA用户IO可由用户做功能扩展，可以关断Flash 和Sdram使能，这样就可以基本上扩展所有的IO口；
8.预留14个CPLD用户IO可由用户通过板上的CPLD做功能扩展，同时带一个LED状态灯；
9.预留 1个PLL接口，为用户提供倍频、分频、移相处理；
10.预留总线接口，可以在不占用额外的IO接口的情况下扩展系统存贮器；
11.具有AS、PS、Jtag三种配置方式；
12.3A的LDO保证主板上充足的电流；
13.一个复位按键；
14.8个高亮度的LED灯，可以完成简单的NiosII程序：Hello LED；
15.带串行Flash：EPCS1(EP1C6Q240)/EPCS4(EP1C12Q240),用户可以灵活选择；
16.采用优良的欧式连接器，可以保证在多次插拔的情况下管腿不会折弯，等等。
系统分类:
CPLD/FPGA | 用户分类:
FPGA与CPLD | 来源:
原创 | 【推荐给朋友】 | 【添加到收藏夹】