EDN首页   博客首页

日志档案

发表于 2006-11-14 10:41:06

7

标签: 无标签

Altera的MaxplusII中毛刺解决方法汇编[原创]

    n年前使用maxplusII时总结的一些经验,压在箱底现在拿出来大家看看。可能一些网友有更好的方法,本文旨在抛砖引玉,希望大家多多发表意见!

   据本人经验,MaxplusII中的毛刺大多出现在调用系统自带库中的元件或功能块时,当然其他情况下也可能有毛刺,针对前者,若该功能块不是很复杂,可以自己写一个,会在一定程度上减少毛刺。通常情况下,仿真或下载后有一点毛刺都是比较正常的,当然这些毛刺要在容许的范围之内.通常采用的消除毛刺方法如下:

      1. 所有的输入输出都各自过一个D触发器是个好习惯, 能消掉毛刺,并且性能稳定;

      2. 改善电路结构,使得电路中信号延时一致; 

      3. 利用时钟将信号重新读取一遍;

      4. 在电路中注入一信号将毛刺覆盖,但不影响正常的信号;

      编译时打开design doctor也是个好主意,他会告诉你一些有用的东西!

系统分类: CPLD/FPGA   |   用户分类: FPGA与CPLD   |   来源: 无分类   |   【推荐给朋友】   |   【添加到收藏夹】

    阅读(1466)    回复(3)  

投一票您将和博主都有获奖机会!

最新评论

  • 卧龙

    2006-11-14 16:06:26

    Chow ,你好!

    你上次建议学习 VHDL 最好买个FPGA开发板 比较好

    但在福州这边买不到,你是否知道网上哪里可以买到,谢谢!

    如果有的话,买拿种比较好,谢谢

  • 卧龙

    2006-11-14 16:08:52

    chwb,你好,对不起,把你的名字写错了

  • riple

    2006-11-15 12:04:36

    物之不齐,物之性也。由于延时不一致(包括传输延时和clock skew)导致的毛刺是不可避免的。

    毛刺不可怕,可怕的是毛刺被当作有效值。所以,从来源上避免毛刺是一种方法,从传输路径上去除毛刺是一种方法,从接受端忽略毛刺也是一种方法。

    博主上面提出的方法覆盖了这三个方面,都很有效。

    逻辑上的毛刺要从设计上避免,物理上的毛刺无法避免,就要从接收端入手。这里有一个建立保持时间的问题,只要采样时刻在信号的稳定阶段就不会采到毛刺。这也是一种数字滤波。