2．网表文件格式分析

         Cadence网表的格式由两部分组成，一部分是元件的定义，另一部分是网络的定义。具体如下： 2.1 元件的定义格式网络表第一部分是对所使用的元件进行定义，一个典型的元件定义如下： 每一个元件的定义都以符号“[”开始，以符号“]”结束。第一行是元件的名称，即Designator信息；第二行为元件的封装，即footprint信息；第三行为元件的注释。 2.2 网络的定义格式网表的后半部分为电路图中所使用的网络定义。每一个网络定义就是对应电路中有电气连接关系的一个点。一个典型的网络定义如下： 每一个网络定义的部分从符号“(”开始，以符号“)”结束。“(”符号下第一行为网络的名称。以下几行都是连接到该网络点的所有元件的元件标识和引脚号。如C2-2表示电容C2的第2脚连接到网络。NetC2_2上；X1-1表示还有晶振X1的第1脚也连接到该网络点上。根据对网表格式的分析可以看出每个元件都具有固定的格式：元件名，元件值，封装类型，引脚数，X坐标，Y坐标；器件与器件之间用[]隔开；紧随器件之后的是net；每个net 中的内容都是“元件名-引脚号”(注：个数可能是不一样)；net与net之间用()隔开。本软件的开发平台是C++builder6.0，采用的编程语言为C语言。基本思路为从网表文件的读入解析开始，先从网表文件中删除元件定义部分，然后是根据输入待测试的集成器件名进行抽取相关的网络信息，最后生成一个层次清晰、功能明确的待测元件管脚连线文件。

　　 3．网表解析过程分析

        本文介绍了集成电路可测性设计项目中针对电路网表文件进行解析，提取待测集成器件之间管脚连线的方法和过程。网表析取程序的要求是：在给定网表基础上，首先将网表转换为有利于提取网络定义信息的新网表，即从原有网表文件中删除所有的元件定义信息和电源|稳压器模块及接地模块信息；然后从新网表中，根据要测试的集成元件名提取出相应的管脚连线信息；最后再把管脚连线信息按照易于测试的文件格式进行保存。 3.1 网表文件中元件信息的过滤根据对网表格式的分析可以看出对网表采用单行读取的方法比较方便，故通过调用fgets()函数来读取文件的每一行。由于每个器件的信息是用“[]”隔开的，这样“[”，就可以作为一个元件信息是否开始的标志，而“]”就可以作为一个元件信息是否读完的标志。对旧网表，首先声明一个FILE指针，用fopen(“旧网表的路径”，“r”)打开旧网表文件，然后利用fgets()函数把一行信息读到临时字符数组str[]中，使用strcmp()函数分别与“[”和“]”进行比较，以确定某一个元件信息的开始和结束。另外使用strcmp()函数与“(”比较，以确定元件定义的结束和网络信息定义的开始。按照前面的设计思路，我们需要从网表文件中提取的仅是网络信息，因此，用feof()函数判别是否读到旧网表文件尾，如没有，则通过调用fgets()函数读取一行信息，只要不是“(”，说明该行信息不属于网络定义部分，用continue语句跳过；继续读取下一行，直到读到“(”，说明已经读到网络定义部分，可以将该行信息及其之后的所有信息都写入新的网表文件。打开新网表文件可以看到，新网表文件已经过滤掉了旧网表文件中与测试无关的元件信息部分，而只保留了网络的定义部分。本部分程序流程如图1所示。 3.2 网表文件中电源及接地模块的过滤在新网表文件创建成功以后，对其进一步分析可以知道，在新的网表文件中包含了一些电源模块，如+1.2v，+1.8V，+2.5V，+3.3V，+5V，+12V等；还有接地模块GND，GNDC等。这些模块所包含信息仍与测试管脚无关，所以还需要过滤掉。过滤这些电源模块和接地模块的方法仍然是采用fgets()函数依次渎取每一行信息，然后调用strcmp()函数进行判断是否为对应的电源及接地模块，如果是，则跳过该模块的文件块，从“(”开始，至“)”结束。本部分流程如图2所示。 3.3 待测器件管脚连线文件的生成过程分析经过以上两步处理后的网表文件中只余下net信息了。在界面上输入需要测试的元件名，然后在新网表文件中查找出包含所有待测试元件的网络节点，最后将查找出的网络结点以一定的格式存入一个新的文件。由于在新网表文件中要抽取出的是在同一个网络结点中同时包括多个待测元件的那些引脚号，即这些器件之间的连线。因此，在使用fgets()函数一行一行读取信息时，首先从每行信息中抽取出元件名，然后将该元件名与输入的待测试的元件名进行比较，如一致则将该行信息写入新文件，否则接着读下一行信息。当整个结点信息读取完毕时，新文件保存的只是那些与待测元件相匹配的引脚信息。本部分程序流程如图3所示。

　　 4．结束语

        本文主要介绍集成电路可测性设计项目中针对Altera DE2 Cyclone II开发板的网表文件进行解析，提取待测试器件引脚连线的方法及实现过程，该方法同样适用于其他的网表文件。经过测试，本软件通过对开发板网表文件的解析，为实现对电路的结构测试奠定了一个非常好的基础，既提高了芯片的质量保证，又改善了设计电路的可测性，基本达到了预期的目的。

IC卡 (Integrated Circuit Card，集成电路卡)是继磁卡之后出现的又一种新型信息工具。IC卡在有些国家和地区也称智能卡(smart card)、智慧卡(intelligent card)、微电路卡(microcircuit card)或微芯片卡等。它是将一个微电子芯片嵌入符合ISO 7816标准的卡基中，做成卡片形式；已经十分广泛地应用于包括金融、交通、社保等很多领域。
IC卡读写器是IC卡与应用系统间的桥梁，在 ISO国际标准中称之为接口设备IFD(Interface Device)。IFD内的CPU通过一个接口电路与IC卡相连并进行通信。IC卡接口电路是IC卡读写器中至关重要的部分，根据实际应用系统的不同，可选择并行通信、半双工串行通信和I2C通信等不同的IC卡读写芯片。

本人初学模电，遇到三极管中的一个基本问题，总是弄不明白，希望各位高手们不吝赐教，在下感激不尽！
       问题一：三极管的三种工作状态 放大，饱和导通，截止时它们的Ube  Ubc  Uce到底有些什么关系啊？（是不是饱和导通时候Ube =Ubc=0.7V，还有截止时候Uce=0.2V，还有放大时候好象也有Ube =0.7V，那么各种状态Ube  Ubc  Uce有没有个固定的电压值呢？）
        问题二：附图是数电书上的BJT反向器的原理图，我也是其中的各个三极管的发射极，基极，集电极的电压关系不清楚，另外输入为3..6V的时候，三极管Q4的基极电压为2.226V，而输入为0.2V的时候，三极管Q4的基极电压为885.5mV。接法都一样，为什么三极管Q4的基极电压会有这么大的变化呢？三极管的基极电压由什么决定呢？（另外电流关系也帮忙解释下）谢谢！

三极管-三极管逻辑（TTL）电路是用BJT工艺制造的数字集成电路，目前国内产品型号为CT74和54系列，对应以前产品型号CT1000系列。本节以TTL与非门为例，介绍TTL电路的一般组成、原理、特性和参数。

TTL与非门内部基本结构如图2-18(a)所示，多发射极管T₁为输入级，T₂为中间级，T₃和T₄组成输出级。NPN型多发射极管T₁的基极类似于图2-16中多个二极管（发射结）的共阳极，当A、B、C中有一个或一个以上为低电平，对应发射结正偏导通，V_CC经R₁为T₁提供基极电流。设输入低电平V_IL =0.3V，输入高电平V_IH =3.6V，V_BE =0.7V，则T₁基极电位V_B1 =1V，T₂因没有基极电流而截止，因此T₃也截止。因为T₂截止，V_CC经R₂为T₄提供基极电流，T₄导通输出高电平V_OH （= V_CC – I_B4R₂-V_BE4 – V_D ），由于I_B2很小，忽略该电流在R₂上直流压降，则V_OH=5V-0.7V-0.7V≈3.6V。当A、B、C全为高电平或全部悬空，V_CC经R₁经T₁集电结（类似于图2-16中D₄）为T₂提供基极电流，T₂导通。此时，T₁基极电位V_B1（为T₁集电结T₂发射结T₃发射结三个PN结正向压降之和）=2.1V。T₂导通一方面为T₃提供基极电流，使T₃也导通，另一方面因T₂集电极电位V_C2（=V_BE3 + V_CES2）≈1V，使T₄截止。T₃导通，T₄截止输出低电平V_OL（= V_CES3）≈0.3V。由此可见，图2-18所示电路实现了“见0为1，全1出0”的与非逻辑功能，是TTL与非门。

输入级多发射极管T₁不仅起到图2-16中D₁～D₄的作用，而且具有加快门电路开关速度的作用。在输入由低电平变为高电平（三输入接一起，或多余端悬空）时，T₂要由截止变为导通。输入变为高电平后，T₁相当于一倒置应用的三极管（发射结反偏，集电结正偏，输入高电平相当于电源），为T₂从截止变为导通提供较大的正向基极电流，加快T₂状态转换速度。在输入由高电平变为低电平时，T₂要由导通变为截止。输入变为低电平后，由于T₂ 、T₃存储的电荷尚未泄放，V_C1=1.4V（相当于电源），而V_B1 =1V，V_E1 =0.3V（T₁发射结正偏，集电结反偏，处于放大状态），T₁将从T₂抽取较大的反向基极电流，加快存储电荷的泄放，加快T₂状态转换速度。

T₃、T₄组成的推挽式输出级不仅具有提高开关速度的作用，而且具有提高带负载能力的作用。由于T₃、T₄工作状态相反，T₃截止、T₄导通，输出高电平，因为T₃截止，所以T₄导通所流过的电流全部流向负载，而不会被T₃分流，即带负载的能力提高了。同时此较大的电流，又可以减小输出电压上升时间；T₄截止、T₃导通，输出低电平，T₃导通能为负载电容提供较大的放电电流，减小了输出电压的下降时间。

    由于采用以上措施，TTL门电路有较高的工作速度，输出电压有较陡直的变化边沿。