0

关于投票
关于时钟线/数据线/地址线上串联电阻其作用的资料整理(转)
发表于 2008-5-4 21:14:58
1、概括：

    高速信号线中才考虑使用这样的电阻。在低频情况下，一般是直接连接。
  
    这个电阻有两个作用，第一是阻抗匹配。因为信号源的阻抗很低，跟信号线之间阻抗不匹配（关于阻抗匹配，请看详述），串上一个电阻后，可改善匹配情况，以减少反射，避免振荡等。

    第二是可以减少信号边沿的陡峭程度，从而减少高频噪声以及过冲等。因为串联的电阻，跟信号线的分布电容以及负载的输入    电容等形成一个RC 电路，这样就会降低信号边沿的陡峭程度。大家知道，如果一个信号的边沿非常陡峭，含有大量的高频成分，将会辐射干扰，另外，也容易产生过冲。

2、 详述（阻抗匹配）

    阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。

    我们先从直流电压源驱动一个负载入手。由于实际的电压源，总是有内阻的（请参看输出阻抗一问），我们可以把一个实际电压源，等效成一个理想的电压源跟一个 电阻r串联的模型。假设负载电阻为R，电源电动势为U，内阻为r，那么我们可以计算出流过电阻R的电流为：I=U/(R+r)，可以看出，负载电阻R越 小，则输出电流越大。负载R上的电压为：Uo=IR=U/[1+(r/R)]，可以看出，负载电阻R越大，则输出电压Uo越高。再来计算一下电阻R消耗的 功率为：

                        P=I2×R=[U/(R+r)]2×R=U2×R/(R2+2×R×r+r2)
                                        =U2×R/[(R-r)2+4×R×r]
                                       =U2/{[(R-r)2/R]+4×r}

    对于一个给定的信号源，其内阻r是固定的，而负载电阻R则是由我们来选择的。注意式中[(R-r)2/R]，当R=r时，[(R-r)2/R]可取得最小 值0，这时负载电阻R上可获得最大输出功率Pmax=U2/(4×r)。即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻 抗匹配之一。对于纯电阻电路，此结论同样适用于低频电路及高频电路。当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部 相等，虚部互为相反数，这叫做共扼匹配。在低频电路中，我们一般不考虑传输线的匹配问题，只考虑信号源跟负载之间的情况，因为低频信号的波长相对于传输线 来说很长，传输线可以看成是“短线”，反射可以不考虑（可以这么理解：因为线短，即使反射回来，跟原信号还是一样的）。从以上分析我们可以得出结论：如果 我们需要输出电流大，则选择小的负载R；如果我们需要输出电压大，则选择大的负载R；如果我们需要输出功率最大，则选择跟信号源内阻匹配的电阻R。有时阻 抗不匹配还有另外一层意思，例如一些仪器输出端是在特定的负载条件下设计的，如果负载条件改变了，则可能达不到原来的性能，这时我们也会叫做阻抗失配。

    在高频电路中，我们还必须考虑反射的问题。当信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变 原信号的形状。如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射。为什么阻抗不匹配时会产生反射以及特征阻抗的求解方法，牵涉 到二阶偏微分方程的求解，在这里我们不细说了，有兴趣的可参看电磁场与微波方面书籍中的传输线理论。传输线的特征阻抗（也叫做特性阻抗）是由传输线的结构 以及材料决定的，而与传输线的长度，以及信号的幅度、频率等均无关。

    例如，常用的闭路电视同轴电缆特性阻抗为75Ω，而一些射频设备上则常用特征阻抗为50Ω的同轴电缆。另外还有一种常见的传输线是特性阻抗为300Ω的扁 平平行线，这在农村使用的电视天线架上比较常见，用来做八木天线的馈线。因为电视机的射频输入端输入阻抗为75Ω，所以300Ω的馈线将与其不能匹配。实 际中是如何解决这个问题的呢？不知道大家有没有留意到，电视机的附件中，有一个300Ω到75Ω的阻抗转换器（一个塑料封装的，一端有一个圆形的插头的那 个东东，大概有两个大拇指那么大）。它里面其实就是一个传输线变压器，将300Ω的阻抗，变换成75Ω的，这样就可以匹配起来了。这里需要强调一点的是， 特性阻抗跟我们通常理解的电阻不是一个概念，它与传输线的长度无关，也不能通过使用欧姆表来测量。为了不产生反射，负载阻抗跟传输线的特征阻抗应该相等， 这就是传输线的阻抗匹配。如果阻抗不匹配会有什么不良后果呢？如果不匹配，则会形成反射，能量传递不过去，降低效率；会在传输线上形成驻波（简单的理解， 就是有些地方信号强，有些地方信号弱），导致传输线的有效功率容量降低；功率发射不出去，甚至会损坏发射设备。如果是电路板上的高速信号线与负载阻抗不匹 配时，会产生震荡，辐射干扰等。

    当阻抗不匹配时，有哪些办法让它匹配呢？第一，可以考虑使用变压器来做阻抗转换，就像上面所说的电视机中的那个例子那样。第二，可以考虑使用串联/并联电 容或电感的办法，这在调试射频电路时常使用。第三，可以考虑使用串联/并联电阻的办法。一些驱动器的阻抗比较低，可以串联一个合适的电阻来跟传输线匹配， 例如高速信号线，有时会串联一个几十欧的电阻。而一些接收器的输入阻抗则比较高，可以使用并联电阻的方法，来跟传输线匹配，例如，485总线接收器，常在 数据线终端并联120欧的匹配电阻。

        为了帮助大家理解阻抗不匹配时的反射问题，我来举两个例子：假设你在练习拳击——打沙包。如果是一个重量合适的、硬度合适的沙包，你打上去会感觉很舒服。 但是，如果哪一天我把沙包做了手脚，例如，里面换成了铁沙，你还是用以前的力打上去，你的手可能就会受不了了——这就是负载过重的情况，会产生很大的反弹 力。相反，如果我把里面换成了很轻很轻的东西，你一出拳，则可能会扑空，手也可能会受不了——这就是负载过轻的情况。另一个例子，不知道大家有没有过这样 的经历：就是看不清楼梯时上/下楼梯，当你以为还有楼梯时，就会出现“负载不匹配”这样的感觉了。当然，也许这样的例子不太恰当，但我们可以拿它来理解负 载不匹配时的反射情况。

    注：以上内容摘录整理而成
        来源: http://www.ednchina.com/blog/computer00/20030/message.aspx
                http://blog.21ic.com/user1/2198/archives/2006/11025.html
系统分类: 模拟技术
用户分类: 无分类
标签: 无标签
来源: 转贴
发表评论 阅读全文(256) | 回复(0)

0

关于投票
谈四层板和33欧电阻（转）
发表于 2008-5-4 20:56:25
选用四层板不仅是电源和地的问题，高速数字电路对走线的阻抗有要求，二层板不好控制阻抗。33欧电阻一般加在驱动器端，也是起阻抗匹配作用的；嵌入式开发布线时要先布数据地址线，和需要保证的高速线；
在高频的时候，PCB板上的走线都要看成传输线。传输线有其特征阻抗，学过传输线理论的都知道，当传输线上某处出现阻抗突变(不匹配)时，信号通过就会发生反射，反射对原信号造成干扰，严重时就会影响电路的正常工作。采用四层板时，arm解决方案通常外层走信号线，中间两层分别为电源和地平面，这样一方面隔离了两个信号层，更重要的是外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线，它的阻抗比较固定，而且可以计算。对于两层板就比较难以做到这样arm9。这种传输线阻抗主要于走线的宽度、到参考平面的距离、敷铜的厚度以及介电材料的特性有关，有许多现成的公式和程序可供计算。  arm9开发板 33欧电阻通常串连放在驱动的一端(其实不一定33欧，从几欧到五、六十欧都有，视电路具体情况) ，其作用是与发送器的输出阻抗串连后与走线的阻抗匹配，使反射回来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉)，这样接收端的信号就不会受到影响。接收端也可以作匹配，例如采用。
系统分类: 嵌入式
用户分类: 无分类
标签: 无标签
来源: 转贴
发表评论 阅读全文(205) | 回复(0)

0

关于投票
ARM JTAG
发表于 2008-5-4 11:06:23
学习ARM，JTAG这一关是必须要过的。但是似乎对应于不同的调试软件有不同的电路，又有可否烧写flash之分。这对初学者未免造成一些困惑，其实这层窗纸太薄了，一点即透。我们首先来看Jtag几条线的作用：
    ??Test Clock Input (TCK)
    TCK为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。TCK在IEEE 1149.1标准里是强制要求的。
    ??Test Mode Selection Input (TMS)
    TMS信号用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。TMS信号在TCK的上升沿有效。TMS在IEEE 1149.1标准里是强制要求的。
    ??Test Data Input (TDI)
    TDI是数据输入的接口。所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的（由TCK驱动）。TDI在IEEE 1149.1标准里是强制要求的。
    ??Test Data Output (TDO)
    TDO是数据输出的接口。所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的（由TCK驱动）。TDO在IEEE 1149.1标准里是强制要求的。
    ??Test Reset Input (TRST)
    TRST 可以用来对TAP Controller进行复位（初始化）。不过这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。因为通过TMS也可以对TAP Controll进行复位（初始化）。--所以有四线JTAG与五线JTAG之分。
    其实对JTAG来说有着几根线就够了，再算上电源和地最多才7根线啊，可常见的接口方式是20针的插座啊；多出来的几根线适用于高级一点的用途，对于新手来说是不需要的。
    ??(VTREF)
    接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平（比如3.3V还是5.0V?）
    ??Return Test Clock ( RTCK)
    可选项，由目标端反馈给仿真器的时钟信号,用来同步TCK信号的产生,不使用时直接接地。
    ??System Reset ( nSRST)
    可选项,与目标板上的系统复位信号相连,可以直接对目标系统复位。同时可以检测目标系统的复位情况，为了防止误触发应在目标端加上适当的上拉电阻。
    ??USER IN
    用户自定义输入。可以接到一个IO上，用来接受上位机的控制。
    ??USER OUT
    用户自定义输出。可以接到一个IO上，用来向上位机的反馈一个状态.
     由于JTAG经常使用排线连接，为了增强抗干扰能力，在每条信号线间加上地线就出现了这种20针的接口。但事实上，RTCK、USER IN、USER OUT 一般都不使用，于是还有一种14针的接口。对于实际开发应用来说，由于实验室电源稳定，电磁环境较好，干扰不大，使用那么多地线意义不大，个人使用一种 10针接口，接口方式与AVR的JTAG接口顺序相近（非标准，不推荐大家使用）。

      按照个人理解：JTAG开发工具有：USB Multi-ICE、并口Multi-ICE、简易JTAG.，价格由高到低，速度由快而慢，功能由强而弱。JTAG作为一种嵌入式系统调试规范，是有一 套协议的，并口 Multi-ICE就是将计算机对并口的读写转为JTAG协议，其实大家如果拆开看过，就很容易理解了，主要部分是一片FPGA，程序在EEPROM里。 大家知道价格为啥差那么多了吗？成本低，进入门槛低，会抄板就行了。USB的只不过是多了一层USB协议，由于USB本身较并口为快，所以速度要快一些。 不要问我有多快，我没用过。简易JTAG只有一片74HC244，其实是用并口模拟JTAG协议，由于JTAG是串行协议（废话，那么几根线怎么并行）， 所以并口的n次操作才能完成一条命令(n>8)，事实上是远大于8，能快起来才怪呢。单片机的并口ISP下载是同样的道理（如果ISP最高速度受限 那就不好说了）。
      不要问我简易JTAG是不是具有Multi-ICE的全部功能，原则上是可以具有的。但是软件支持不支持就得另说了。就好像我们花钱买开发板一样，其实买的是一个售后服务。

系统分类: ARM
用户分类: 无分类
标签: 无标签
来源: 转贴
发表评论 阅读全文(263) | 回复(2)
总共 , 当前 /