标签：
华为笔试，FPGA，verilog
一.填空
1.写出三个FPGA结构组成。
2.补码是什么，反码是什么
3.gray码的定义
4.逻辑函数的化简，题目大概就是使用吸收定律，摩根定律。
4.阻塞的符号，菲阻塞的符号。
5.异步时钟会带来的后果是什么。
二。选择
都是一些基础，有两个是关于流行软件的识别，问QUARTUS,ise，synopsys，,synplify那个软件与
其他不同。还有一个是关于测试的。
三。表达题
1.用时序图描述信号建立和保持
2.画了两个D触发器，第二个D触发器的时钟与第一个D触发器时钟之间有一个计数器连接。
四。用VHDL或者Verilog进行设计
1.写一个7位计数器代码
2.写一个1：2占空比分频器
3.用2种方法写一个8位输入优选器。
还有一些不记得了，主要是数字电路基础与VERILOG基础的，看来大公司对基础的要求还是很
严格的。相信通过自己不断的学习离他们的要求也不会太遥远，一起努力吧，朋友们！
系统分类:
显示光电 | 用户分类:
EDA | 来源:
原创 | 【推荐给朋友】