最新日志

发表于:2007-5-30 8:39:36
标签:中国电信计划对基于AVS的IPTV进行测试  降低对H264的依赖  

0

中国电信计划对基于AVS的IPTV进行测试 降低对H.264的依赖

中国电信计划对基于AVSIPTV进行测试 降低对H.264的依赖

 

转自:http://www.esmchina.com/ART_8800076669_43f72b93_no.HTM?click_from=1000007000,8644920285,2007-05-30,ESMCOL,ARTICLE_ALERT

 

有消息称,中国电信计划于下月在上海进行IPTV测试,测试将使用中国自主开发的数字音视频编解码标准(AVS)。测试规模会有多大还不得而知。但如果中国电信决定根据AVS对其IPTV平台进行标准化,则将是对H.264设备供应商的一大打击。

AVS是中国正在推动的一些国产标准中的一项。中国支持国产标准,以降低对外国知识产权的依赖。如果这项策略在长期来看获得成功,将会使专利费和其它费用掉头流向中国本地公司,并有助于增强中国的技术实力。

Analysys International的分析师称,2007年一季度,上海地区的IPTV用户增加到22万,增长率达到150%

市场调研公司iSuppli估计,到2008年中国将有360万个IPTV用户,到2010年将增长到1,740万个。

有些观察家认为在由H.264主宰的市场中,转向AVS没有太大意义,因为AVS不够成熟,转向AVS可能带来较高的成本。然而,H.264有一个向运营商收取专利费的软肋,而对运营商免费恰恰成为了中国提出的AVS音视频标准最大的亮点。

在此之前,中国电信部署的IPTV均采用在通信、广播和存储方面通用的全球标准H.264

目前,中国网已经在大连进行了采用AVS编解码标准的IPTV测试,效果与H.264相当。

中国网通计划在2007年底以前在20个城市采用基于AVSIPTV,并希望在五到七年内发展600万个基于AVSIPTV用户,相当于其现有宽带用户的40%

 

 

点击此处查看原文 >>

系统分类: 消费电子   |    用户分类:    |    来源: 转贴

评论(0) | 阅读(409)
发表于:2007-4-27 23:05:11
标签:基金统计指标  

0

基金统计指标

     基金统计指标 

      在一些基金评级网站上,有成立一年以上基金的主要数据,从这些数据里面可以看出比单纯基金评级更多的信息。以中国晨星网站为例,无论你通过什么方式搜索到一个基金,都会有“风险评估”一栏。如果是1 只1 年以上的基金,也就是参加评级的基金,在这项里面会有6 个指标:平均回报、标准差、夏普比率、阿尔法系数、贝塔系数和R2。
      平均回报指标是按照今年到目前的数据去推算一年的总回报。一般说来,当然是总回报越大越好。
      标准差指标是表现基金增长率的波动情况,也就是平均涨跌幅度的变化。标准差越大,说明基金收益的变化越大,波动短期风险越大。
      夏普比率是综合了收益和风险的系数,基本上是收益除以风险。夏普比率高,也就是说在收益相同的情况下,波动较低;反之,在风险相同的情况下,收益较高,也就是高收益低风险。当然,收益小、风险也小的基金,很可能夏普比率也高,例如债券基金。所以,夏普比率一定要在同类基金中进行比较。
       阿尔法系数(琢)是代表基金能在多大程度上跑赢整个市场,当然是数值越大越好,也就是说,基金的收益能超越市场。
      贝塔系数(茁)也是表现基金相对于大盘指数的波动情况。如果是一个指数基金,那么贝塔系数就是1,因为指数基金是完全按照大盘情况来设置的。贝塔比1 大,说明基金比大盘波动还要大,也就是短期风险比大盘大;贝塔比1 小,说明比大盘波动小,风险比大盘小。
      R2 代表基金和大盘的相关性。如果是1,表示和大盘完全相关。其实,R2 和1 相差很大的话,贝塔系数就没有什么意义了。
      简单地说:平均回报和阿尔法都代表收益,当然是越大越好;标准差和贝塔代表波动,也就是短期风险,数值越小,基金表现得越平稳。夏普比率是收益和风险两者的综合,在收益或者风险相同时,这个数值越大越好。需要再次强调的是:我们必须在同类基金中进行比较,也就是相对于同样的资产组合标准。

点击此处查看原文 >>

系统分类: 自由话题   |    用户分类:    |    来源: 整理

评论(1) | 阅读(607)
发表于:2007-4-25 21:34:17
标签:MMU  MIPS  TLB  cache  

1

mips的内存管理学习

mips的内存管理学习
 
    今天又在学习TLBMMU,哎,本来以为只需要花几个小时就能彻底理解TLB并拿出比较好的的测试方法的,但是到今天为止,断断续续地搞了3天了,还是没有完全搞定,这个东西还真是比较烦人的,比起cache来说还另人头疼。理解和使用相差一大节。刚浏览网页时发现这个熟悉的知识,仔细一看到还是有不少地方讲得比较准确,尽管其写得比较通俗而且中英相杂。读后让我想起《see to mips》那本书。在网上有一个比较完整的中文版,联接如下:
http://nasiry.cnblogs.com/archive/2005/02/28/110357.html
本文引用来自:http://www.xtrj.org/mips/mips3.htm
系统计算研究所里确实有不少有用的东西,特别是处理器相关的知识,想想刚接触mips时,该网站给我带来不少收获。
原文如下:
对于MIPSMMUMemory Management, the first and yet important one we need always keep in mind is: No real-mode
没有实模式。这一点是MIPS CPU 的一个很重要的特点(或缺点)

我们会问了:BNN
Give me a break. Without CPU running in the real-mode,
how could you boot up a kernel? Well, here is the thing: Bydefault, MIPS architecture , when power on, has enabled/mapped two memory areas. In other words, those two memory areas are the places where your boot codes HAVE TO resident and run on top of. If you read the makefiles of MIPS linux source tree, you would easily find the infor. For example, 0x8000xxxx or some things like that.
MIPS 存储体系结构
我们在这里不谈64CPU,只谈32位的。
MIPS将存储空间划分为4大块--kuseg, kseg0,kseg1 and kseg2.
------------------------------------------------------------------
0xFFFF FFFF
mapped kseg2
0xC000 0000
unmapped uncached kseg1
0xA000 0000
unmapped cached kseg0
0x8000 0000
2G kuseg
0x0000 0000
------------------------------------------------------------------
对于上述图表,弟兄们要记住以下几点:

*
当开电(Power On)的时候,只有kseg0 and kseg1 是可以存取的。

*kseg0 512M(From 0x8000 0000 to 0xA000 0000) are DIRECTLY mapped to physical memory ranging from 0x0000 0000 to 0x2000 0000, with cache-able(either write back or write through, which is decided by SR(Status Register of MIPS CPU)
*kseg1 512M(From 0xA000 0000 to 0xC000 0000) are (also) DIRECTLy mapped to physical memory ranging from 0x0000 0000 t0 0x2000 0000, with non-cachable.
以上两点对于理解MIPS OS的启动是至关重要的。细心的读者会发现:kseg1有点象其他CPUreal-mode方式。
*(
虚拟)地址from 0x0000 0000 to 0x8000 0000 是不可以存取的,在加电时
(POWERON)!必须等到MMU TLB初始化之后才可以。
*
同理对地址
from 0xC000 0000 to 0xFFFF 0000
*MIPS
CPU运行有3个态
--User Mode; Supervisor Mode and Kernel Mode.For simplicity, let's just talk about User Mode and Kernel Mode. Please always keep this in mind:
CPU can ONLY access kuseg memory area when running in User Mode
CPU MUST be in kernel mode or supervisor mode when visiting kseg0, kseg1 and kseg2 memory area.
* MMU TLB
MIPS CPU
通过TLB translates all virtual addresses generated by the CPU.
于这一点,这里不多废话。
下面谈谈ASID(Address Space Identifier). Basically, ASID, plus the VA(Virtual Address) are composed of the primary key of an TLB entry. 换句话说,虚拟
地址本身是不能唯一,确定一个TLB entry的。一般而言,ASID的值就是相应的process ID.
Note that ASID can minimized TLB re-loads, since several TLB entries can have the same virtual page number, but different ASID's.
对于一个多任务操
作系统来讲,每个任务都有自己的4G虚拟空间,但是有自己的ASID
MMU 控制寄存器
对于一个Kernel Engineer来说,对MMU的处理主要是通过MMU的一些控制寄存器来完成的。
MIPS体系结构中集成了一个叫做System Control Coprocessor (CP0)的部件。CP0就是我们常说的MMU控制器。在CP0中,除了TLB entry(例如,对RM5200,有48pair,96TLB entry),一些控制寄存器提供给OS KERNEL来控制MMU的行为。
每个CP0控制寄存器都对应一个唯一的寄存器号。MIPS提供特殊的指令来对CP0进行操作。
mfc0 reg. CP0_REG
mtc0 reg. CP0_REG
我们通过上述的两条指令来把一个GPR寄存器的值assign给一个CP0寄存器,从而达到控制MMU的目的。
下面简单介绍几个与TLB相关的CP0控制寄存器。
Index Register
这个寄存器是用来指定TLB entry的,当你进行TLB读写的时候。我们已经知道,例如,MIPS R5提供了48TLB pair,所以index寄存器的值是从047。换句话说,每次TLB写的行为是对一个pair发生的。这一点是与其他的CPU MMU TLB 读写不同的。


EntryLo0, EntryLo1
这两个寄存器是用来specify 一个TLB pair的偶(even)和奇(odd)物理(Physical)页面地址。
一定要注意的是:
EntryLo0 is used for even pages; EntryLo1 is used for odd pages.Otherwise, the MMU will get exception fault.

Entry Hi
Entry Hi
寄存器存放VPN2,或一个TLB的虚拟地址部分。注意的是:ASID value也是在这里被体现。


Page Mask
MIPS TLB
提供可变大小的TLB地址映射。一个PAGE可以是4K16K64K256K1M4M16M。这种可变PAGE SIZE提供了很好的灵活性,特别是对Embedded System Software. 对于Embedded System Softare,一个很大的区别就是:不允许大量的
Page Fault.这一点是传统OSGeneral OSEmbedded OS上的致命缺陷。也是为什么POSIX 1B的目的所在。传统OS存储管理的一个原则就是:Page On Demand.这对大多Embedded System是不允许的。 For embedded system,往往是需要在系统初始化的时刻就对所有的存储进行configuration, 以确保在系统运行时不会有Page Fault.

上述几个寄存器除了MAP一个虚拟页面之外,还包括设置一个页面的属性。其中包括:

writable or not; invalide or not; cache write back or write through
下面简单谈谈MIPSJTLB

MIPS中,如R5000 JTLB is provided. JTLB stands for Joint TLB. 什么意思呢?就是

TLB buffer
中包含的mixed Instruction and Data TLB 映射。有的CPUInstruction TLB Data TLB buffer 是分开的。

当然MIPS(R5000)确实还有两个小的,分开的Instruction TLBData TLB。但其大小很小。主要是为了Performance,而且是对系统软件透明的。

在这里再谈谈MMU TLBCPU Level 1 Cache的关系。

我们知道,MIPS,或大多数CPU,的Level 1 Cache都是采用Virtually Indexed and Physicall tagged. 通过这个机制,OS就不需要在每次进程切换的时候去flush CACHE。为什么呢?

举一个例子吧:

进程A的一个虚拟地址Addr1,其对应的物理地址是addre1

进程B的一个虚拟地址Addr1,其对应的物理地址是
addre2;
在某个时刻,进程A在运行中,并且Addr1Level 1 CACHE中。

这时候,
OS does a context swith and bring process B up, having process A sleep. Now, let's assume that the first instruction/data fetch process B does is to access its own virtual address Addr1.
这时候CPU会错误的把进程ALevel 1中的Addr1addr1返回给CPU吗?

我们的回答应该是:不会的。

原因是:

当进程切换时,OS会将进程BASIDPID填入ASID寄存器中。请记住:对TLB的访问,(ASID + VPN)才是
Primary Key.
由于MIPSCACHE属性是Virtually Indexed, Physically tagged.所以,任何地址的访问,CPU都会
issue the request to MMU for TLB translation to get the correct physical address, which then will be used for level cache matching.
与此同时,CPU会把虚拟地址信号传给Level 1 Cache 控制器。然后,我们必须等待MMUPhysical Address数据。只有physical tag也 匹配上了,我们才能说一个:
Cache Hit.
所以,我们不需要担心不同的进程有相同的虚拟地址的事情。

弟兄们可以重温一下我们讲过的
Direct Mapped; Full Associative, and Set Associative.
从而理解为什么Cache中可以存在多个具有相同虚拟地址的entry. For example,the above Addr1 for proccess A and Addr1 for process B.

点击此处查看原文 >>

系统分类: 嵌入式   |    用户分类:    |    来源: 整理

评论(0) | 阅读(1335)
发表于:2007-4-24 13:04:43
标签:MIPS  ARM  ICT  

0

MIPS:处理器架构/IP应该干净、简洁

MIPS:处理器架构/IP应该干净、简洁

转自: http://www.eepw.com.cn/news/show.aspx?ClassID=128&ArticleID=48184

MIPS是公司名,又是架构和生态环境名。在32/64位市场,MIPS举足轻重。329MIPS 科技首席执行官 John Bourgoin 先生、首席技术官Mike Uhler 先生访华,发布与STM合作消息。值此机会,记者更近地走近了MIPS及其架构

  与ST合作细节是:STM已授权使用 MIPS 科技的 64 位架构,用于STM与中科院计算所(ICT)的龙芯生产。由STM进行兼容性检测,ICT的设计将经过MIPS Verified
 
  MIPS64 架构为强大、高性能的 MIPS处理器提供了重要基础,并为 MIPS32 架构带来了向上兼容性。MIPS架构有3P优势,即价格、性能、功耗。目前,已有包括 BroadcomNEC等十余家厂商,将该技术应用于各种消费产品和网络应用。

  MIPS目前的战略是:在MIPS营造的生态系统中,重要的是吸引第三方,付费支持第三方的某一方面。被授权的定制化的用户有不同的选择,可以用不同的指令和配置或优化,或另搞自己的指令集。

  MIPS历史可追溯到1984年斯坦福大学校长John Hennessy 研发出跨时代的 RISC (精简指令集计算机),并与几位合伙人创立了该公司。80年代曾被工作站/服务器厂商SGI公司收购为子公司,1998年从SGI独立,成为嵌入式公司,目前有300多家公司,130多个授权。使用该架构的,主要有32位和64位(视频游戏、数据传输和打印机。)。

  第一款是34K2004年第一次授权。2005年英先生领导下开发出第一个双实科技为第一个授权培训中心。签署了25家客户。这是我们在中国授权的公司。

  提问:MIPS 的架构从 90 年代开始推出基于工作站的产品。请问 MIPS 是如何紧跟市场变化的快节奏,为市场提供灵活性?

  MIPS 科技首席执行总裁 John Bourgoin (以下简称 JB):刚才在幻灯片中讲到了我们市场成功在什么地方,但这跟工作站市场是很不一样的。工作站市场的特点是不惜成本地要求高性能。当然我们这个架构也可以达到这种要求。例如ICT的胡为武研究院他们所作的龙芯。但是 MIPS 卖的内核非常小,有些只有十分之几平方毫米大,成本很低,非常适合消费市场。我们的产品范围很广,从低成本到的相对高性能而低成本的产品。

  提问:刚才您提到 MIPS 在数字电视、DVD 等消费市场中的领袖地位。我想了解,你们是如何衡量 MIPS 的市场份额的?通过统计客户数量还是商业策略?

  JB:最简单的衡量 IP 市场份额方式是通过单位份额。因为 IP 会用到各种大的芯片上,而价值取决于尺寸的大小。所以如果单纯将芯片的销售数量作为衡量 IP 市场份额的标准的话,是非常误导的。因此,我们把单位份额作为衡量我们整体市场份额的最准确标准。另外一种方式是通过将 MIPS 与竞争对手在同一个市场的销售额进行比较,但是这种数据是很难获得的。这就是为什么我们偏向用单位份额。

  提问:MIPS 为什么不直接跟ICT合作授权?MIPS 上海的研发中心的规模和未来发展战略是什么?

  JB:先来回答第一个问题。我们是通过与意法半导体合作。因为意法半导体拥有设备完善的生产工厂,先进的技术和销售渠道。这些与 ICT 的设计能力是非常好的搭配。整个项目以我们三方团队合作的方式进展的非常好。我们认为这是最佳的合作方式。

  MIPS 科技上海总经理何英伟(以下简称何):MIPS上海的研发中心一共有 8个工程师。还要扩大队伍。我们刚搬到新的办公室。我们现在研发的是硬核,那么我们的产品主要是除了架构之外,还有内核,我们内核分成软核和硬核。上海研发的主要是硬核,从低端,中端到高端。因为硬核在中国市场还是比较受欢迎的。

  JB:有一点我想补充的是,请大家不要误解,MIPS 是什么样的公司,提供什么样的产品。我们提供设计的权利,就像我们授权给意法半导体和中科院计算机所一样,通常生产出的产品是特点各异的。另外我们还提供内核。因此,MIPS 有授权 IP 和提供内核两方面,我们认为这两方面都很重要。

  提问:国内有超过 30 家半导体公司,他们的注册资本也就一百万元人民币左右,因此非常关心成本问题。MIPS 是如何看待和处理这个成本问题的?

  JB:看待成本的问题有几种不同的途径,首先是授权费。因此针对这些资金有限的小公司,我们会向他们授权硬核,或者同等的硬核,价格当然就相当便宜了。

  另一种看待成本的方式是芯片本身的成本。在消费电子市场中,假如你销售一千万甚至更多产品,芯片本身的成本加起来在整体成本中就显得很重要了。MIPS 的内核有尺寸上的优势,同样的性能水平下,我们的内核通常比其他竞争对手的小 30%。这样本身占用的材料就比较少。因此这就是为什么 MIPS 在很多低端产品市场业绩很突出。

  提问:现在市场上好像有一些公司推出了可配置处理器这种架构,他们强调说他们在灵活性和成本上是很有优势的,我想请您评价一下这个情况。

  JB:可配置性可以代表好几种意思。我刚才讲到的将 TOB(用料单)、或像代码压缩这样的各种功能放到芯片上的能力。但是当像艾科创新微电子或 Tensilica 这样的公司谈到可配置性的时候,他们指的是以一种我们叫特定应用扩展(ASE)的方式加入专门的指示。因此你是有可能生产具有这种功能的高性能产品。但是问题是,你也得一代一代不断升级这种专门的软件,这样成本是非常高的。

  因此,可配置所谓的灵活性产品,是有一定的市场,但是这不会对 MIPS 处理器的通用能力造成威胁。当然也会有一些 MIPS 的用户会利用这种可配置性,这也对我们无伤大雅。

  提问:MIPSARM架构有什么异同?这两家公司市场定位区别在哪里?

  MIPS 科技首席技术官 Michael Uhler (以下简称 MU):MIPS ARM 的架构最本质的一个差别就是 MIPS 的架构更加干净,这从我们 1984 开始研发架构以来到现在经受的考验就可以看出来。MIPS 架构的实施比 ARM 的更小、更快。最重要的原因就是我们的更清洁、干净。

  JB:简单介绍一下两家公司的市场定位差别。ARM 在手机市场中做的非常出色,这也归功于ARMTI、诺基亚等公司在 90 年代打下的坚实基础。另外,ARM 公司它受欢迎的主要一个原因,就是功耗非常低,但事实上是,MIPS 的处理器的功耗也非常低,而且也是可配置的。但是我们重点是放在高性能市场上,虽然我们在另两个 P Price 价格、Power 功耗)上做的也很好。主要是因为我们瞄准的市场都是高性能的产品,例如数字电视、机顶盒、视频游戏、网络、打印机等等。

  另外有一点也可以针对你的问题,就是硬核和软核之间的区别。软核是一种针对产品的功能和性能的高级描述性语言,也是逻辑性的描述。硬核主要是把这个描述语言拿出来放到通常叫做 GDSII 的物理水平来写,这种格式事实上可以直接写一个掩码。

  提问:在中国市场 MIPS 的软核和硬核的市场份额各是多少?贵公司05年第二、第三季度出现了一个明显的增长,是什么原因?

  JB:关于硬核和软核的市场份额我现在没法告诉你确切的数字,但是总体来讲硬核的市场份额比软核的多。

  刚刚 Michael 提醒我了,在 2004 财年末尾时,我们推出了 24K 系列,这是我们历史上最成功的一款产品。他们很快因为其优异的性能、超小的尺寸而大受欢迎。我相信这对我们那段时间飞速发展发挥了不可忽视的作用。

  提问:IC 授权商和内核授权商的业务模式如何和谐并存?

  JB:简单的回答就是它们服务的市场不同,IC 授权商或设计授权商瞄准的是专业化的或者高性能的市场,对于这些市场,我们不提供我们的内核。因此我们追求的市场不一样。我在刚才的演讲中提到了,很多时候,IC 授权商或设计授权商,他们也授权用我们的内核,因为虽然他们瞄准不同的市场,但是他们希望有能力在共同的基础设施上服务这些市场。我想再加一点,我们今天谈的很多公司,为了推广他们的解决方案,他们都把 IP 授权看成是必须做的一部分,特别是在必须建立一个生态系统的情况下。

  提问:在 IP 授权上,与 ARM 公司相比,MIPS 的授权有什么特别的地方?

  JB:从授权的模式来讲没有太多的不同,主要是根据不同的客户而有差别。ARM