发表于:2008-7-29 15:13:01

标签：无标签

标签：无标签

1

电感和磁珠的什么联系与区别

电感是储能元件，而磁珠是能量转换（消耗）器件

電感多用于电源滤波回路，磁珠多用于信号回路，用于EMC对策磁珠主要用于抑制电磁辐射干扰，而电感用于这方面则侧重于抑制传导性干扰。两者都可用于处理EMC、EMI问题。磁珠是用来吸收超高频信号，象一些RF电路，PLL，振荡电路，含超高频存储器电路（DDR SDRAM，RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范围很少超过错50MHZ。地的连接一般用电感，电源的连接也用电感，而对信号线则采用磁珠？
但实际上磁珠应该也能达到吸收高频干扰的目的啊？而且电感在高频谐振以后都不能再起电感的作用了,先必需明白EMI的两个途径，即：辐射和传导，不同的途径采用不同的抑制方法。前者用磁珠，后者用电感。对于扳子的IO部分，是不是基于EMC的目的可以用电感将IO部分和扳子的地进行隔离，比如将USB的地和扳子的地用10uH的电感隔离可以防止插拔的噪声干扰地平面？电感一般用于电路的匹配和信号质量的控制上。在模拟地和数字地结合的地方用磁珠。在模拟地和数字地结合的地方用磁珠。数字地和模拟地之间的磁珠用多大,磁珠的大小（确切的说应该是磁珠的特性曲线),取决于你需要磁珠吸收的干扰波的频率,为什么磁珠的单位和电阻是一样的呢？？都是欧姆！！磁珠就是阻高频嘛，对直流电阻低，对高频电阻高，不就好理解了吗，比如1000R@100Mhz就是说对100M频率的信号有1000欧姆的电阻,因为磁珠的单位是按照它在某一频率产生的阻抗来标称的，阻抗的单位也是欧姆。磁珠的datasheet上一般会附有频率和阻抗的特性曲线图。一般以100MHz为标准，比如2012B601，就是指在100MHz的时候磁珠的Impedance为600欧姆。

在很多产品中，交换机的两个地用电容连接起来，为什么不用电感？我估计（以下全部估计，有错请指点）
如果用磁珠或者直接相连的话，人体静电等意外电平会轻易进入交换机的地，
这样交换机工作就不正常了。但如果它们之间断开，那么遭受雷击或者其他高压的时候，两个地之间的电火花引起起火……
加电容则避免这种情况。
对于加电容的解释我也觉得很勉强呵呵，
请高手指教！

交换机的地，是通过两个地之间的之间的电容去消除谐波。就像高阻抗的变压器一样，他附加了一个消除谐波的通路！我自己认为！请指正！

铁氧体材料是铁镁合金或铁镍合金，这种材料具有很高的导磁率，他可以是电感的线圈绕组之间在高频高阻的情况下产生的电容最小。铁氧体材料通常在高频情况下应用，因为在低频时他们主要程电感特性，使得线上的损耗很小。在高频情况下，他们主要呈电抗特性比并且随频率改变。实际应用中，铁氧体材料是作为射频电路的高频衰减器使用的。实际上，铁氧体较好的等效于电阻以及电感的并联，低频下电阻被电感短路，高频下电感阻抗变得相当高，以至于电流全部通过电阻。铁氧体是一个消耗装置，高频能量在上面转化为热能，这是由他的电阻特性决定的。

线圈，磁珠

有一匝以上的线圈习惯称为电感线圈，少于一匝（导线直通磁环）的线圈习惯称之为磁珠。用途由起所需电感量决定。

请教：对于骅讯的USB声卡方案中，在UBS电源端与地端也分别接有一个磁珠，不知是否有人清楚，但是在实际生产中也有些工程把磁珠用电感去代替了，请问这样可以吗？

那里的磁珠是起什么作用哟？作为电源滤波，可以使用电感。磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上，磁珠和电感是原理相同的，只是频率特性不同罢了

点击此处查看原文 >>

系统分类: 模拟技术 | 用户分类: 无分类 | 来源: 无分类

评论(0) | 阅读(9291)

发表于:2006-1-4 8:45:26

标签：无标签

0

印制电路板的可靠性设计—地线设计

目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用正确的方法。

　　地线设计

　　在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：

　　1.正确选择单点接地与多点接地
　　在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。

　　2.将数字电路与模拟电路分开
　　电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。

　　3.尽量加粗接地线
　　若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm。

　　4.将接地线构成闭环路
　　设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。

点击此处查看原文 >>

系统分类: PCB | 用户分类: 无分类 | 来源: 无分类

评论(0) | 阅读(6638)

发表于:2005-12-13 15:06:53

标签：无标签

2

PCB Layout中的走线策略

布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1．直角走线
直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。

传输线的直角带来的寄生电容可以由下面这个经验公式来计算：
C=61W(Er)1/2/Z0
在上式中，C就是指拐角的等效电容（单位：pF），W指走线的宽度（单位：inch），εr指介质的介电常数，Z0就是传输线的特征阻抗。举个例子，对于一个4Mils的50欧姆传输线（εr为4.3）来说，一个直角带来的电容量大概为0.0101pF，进而可以估算由此引起的上升时间变化量：
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
通过计算可以看出，直角走线带来的电容效应是极其微小的。

由于直角走线的线宽增加，该处的阻抗将减小，于是会产生一定的信号反射现象，我们可以根据传输线章节中提到的阻抗计算公式来算出线宽增加后的等效阻抗，然后根据经验公式计算反射系数：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走线导致的阻抗变化在7%-20%之间，因而反射系数最大为0.1左右。而且，从下图可以看到，在W/2线长的时间内传输线阻抗变化到最小，再经过W/2时间又恢复到正常的阻抗，整个发生阻抗变化的时间极短，往往在10ps之内，这样快而且微小的变化对一般的信号传输来说几乎是可以忽略的。

很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果显示，直角走线并不会比直线产生很明显的EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本身的测量误差。

总的说来，直角走线并不是想象中的那么可怕。至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在TDR测试中几乎体现不出来，高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的RF设计领域，这些小小的直角都可能成为高速问题的重点对象。

2．差分走线
差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。

对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距”。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原则”有时候也是差分走线的要求之一。但所有这些规则都�

fanxu533's Blog

个人信息

最近加入的小组

博客公告

我的分类

博客日历

博客广告

日志档案

最新日志

最新评论

博客信息

访客记录

博客相册

最新日志

1

固态继电器工作原理

3

阻容降压原理及电路

3

国外芯片的前缀\生产厂家及网址大全

4

笔记本电脑的锂电池的保养及误区释疑

2

2006年的十大技术趋势

1

电感和磁珠的什么联系与区别

0

印制电路板的可靠性设计—地线设计

2

PCB Layout中的走线策略

fanxu533's Blog

个人信息

最近加入的小组

博客公告

我的分类

博客日历

博客广告

日志档案

最新日志

最新评论

友情链接

博客信息

访客记录

博客相册

最新日志

1

3

3

4

2

1

0

2