EDN首页   博客首页

日志档案

发表于 2006-12-11 23:13:24

1

标签: 无标签

希望大家在回复中多提问题

最近2周一直在忙一个逻辑优化工作,总共写了5000多行,外加所有的单元仿真和系统仿真。好累!

现在要做系统仿真和上板测试了,估计最近2周晚上也没有空来更新了。

另外,请大家在回复中提出自己关心的问题,我可以在后续的文章中一一答复。这样也有针对性一些。不然,我就怕写的太泛泛了。

逻辑设计是一门实践的学科,很多经验和技巧是要在实际的设计中去发现和积累的。

感谢大家的支持!请大家继续关注我的blog,多谢!

系统分类: CPLD/FPGA   |   用户分类: 无分类   |   来源: 无分类   |   【推荐给朋友】   |   【添加到收藏夹】

    阅读(1070)    回复(4)  

投一票您将和博主都有获奖机会!

最新评论

  • cocappjj

    2006-12-12 10:31:52

    谢谢!太好啦!!!

  • wyc

    2006-12-16 18:23:20

    请问,FPGA工作是否必须在GCLK上加一时钟源?ep1k30的芯片有两个专用时钟引脚,怎么用?谢谢

  • riple

    2006-12-13 18:01:19

    to fy2k:写一些时序分析的原理和约束方面的文章吧

  • yqnie

    2007-1-18 11:53:12

    顶一个

    楼主多写一点时序分析和约束方面的心得 学习一下