EDN首页   博客首页

最新日志

发表于:2008-4-27 20:58:05
标签:ad6  altium  desinger  

2

altium designer 6.6 新特性使用心得

altium designer拾舟使用的是6.6版本,这个新软件比protel DXP有了质的飞跃,而且带来了很多的便利,比起官方网站上的列表的哪么多新特性,拾舟觉得一下的新特性很方便,其他的特性还没有用武之地。
PCB
新的信号完整性范例
        信号完整性的可视化以及添加的新规范让人直观了不少,以前的规则滤波器不是很好用,现在的规则定义比以前强多了。规则滤波器过于繁琐,依然是规则定义时的一个麻烦。
图形硬件加速器 **  
      速度快了,图像柔和了,但是系统配置增加了,在我使用的过程中,发现我的计算机跟不上时代了。
覆铜(多边形覆铜)管理系统 **    
      以前老是在protel里面生成一些删除不掉的敷铜,现在好了,敷铜管理器确实解决了以前看不到的一些铜。
子网跳线 **    
PCB选取工具 **    
差分对支持功能 *   
     暂时还没有用到以上的功能。
智能粘贴 *    
True Type字体 *    
      终于支持汉字了,遗憾的是不对protel 99兼容,做印制板需要导出gerber文件,很不方便。
摘录与组合 *    
拖动时保持导线角度 *
      这个功能有点用,可以拖动线了,还有就是支持了简单的排挤功能,但是还是比不上orcad allegro的高级排挤功能。   
Board Insight *    
       很好玩,但是感觉像鸡肋一样,太费眼睛。
智能交互式布线 *   
      智能交互式布线终于支持了排挤的功能,太不容易了,就是速度太慢了,我的计算机有点承受不了。
原理图到PCB功能    
      呵呵,没有什么感觉,就是感觉挺舒服的。
多通道设计    
实时的阻抗控制布线    
      因为没有高速布线等阻抗的要求,所以没有用。
全局编辑
     inspect全局修改器很好用!确实很好用!
   
Schematic
原理图到PCB的同步 
     呵呵不用我说,这个新功能就是protel系列升级产品特有的无缝连接功能了,让你感觉不出来是sch和PCB两个产品。 

System-level
文档和打印控制    
      打印功能的增强让我记忆很深刻,PCB的打印速度提高了,预览速度也提高了!很方便,可是就是大多数人不愿意用AD6,让人很郁闷,有了新功能只能自己娱乐,真是不甘心。
支持Windows剪切板    
智能PDF    
      智能PDF让人觉得很好玩,而且每个元器件、网络什么的都能查看,确实很方便,就像还在使用sch view一样。
外语本地化
      AD6的汉化不怎么样,但是程序支持了亚洲文字,确实是一大突破,不过本地化的功能还要拭目以待。


    抛砖引玉,纯属自己爱好,不要扔臭鸡蛋啊~~~

点击此处查看原文 >>

系统分类: PCB   |    用户分类:    |    来源: 原创

评论(4) | 阅读(743)
发表于:2008-4-27 17:34:16
标签:无标签

1

orcad allegro 教程之十一 Allegro手动制作做封装的操作步骤

Allegro手动做封装的操作步骤

虽然向导很好用,但有些封装必须手动做,以下为本人学习别人的教程后自己在实践中的总结,如有不当请指正:
1.File/New 在drawing name 中敲入新零件名(封装名),并在drawing type 中选package symbol
2.设作图环境,选 setup-drawing size ,drawing extent 的大小根据实际情况确定,一般为2000 mils. move origin 调整至适当位置。
3.加入焊点,选add pin或其图标,在右侧option项目中选择。
4.文字面(丝印)绘制silkscreen.选add line,option项目选package geometry下的silkscreen_top,画上文字面的框。
5.组装外型绘制assembly outline(可省略)。同文字面之动作但层面为package geometry下的assembly_top.
6.设文字面之零件名称及零件号。
1)选layout_label->refdes或其图标,点选放零件名称的位置(须在assembly outline中),键入名称如U* (请先注意右侧的字体,基准点,角度)
2)选layout_label->device,选适当的位置后键入dev type后按右键的done.
7.绘制零件限制区package boundary(可省略,封装调入后会自动抓)
选setup-area-package boundary,option项目选package geometry下的place_bound_top,画零件限制区
8. 定义零件高度(需要有package boundary才可定义) setup-area-package boundary height,层面为package geometry下的place_bound_top,点先前建的package boundary区域,输入高度值。若没有设则以drawing option下的symbol height(DRC页中)为其内定高度值。
9.选file->create symbol存成可放到pcb上的.PSM档。
10.选file->save存成供以后修改的图形.DRA档。注意将.PSM与.DRA文件一起放在封装库里。

点击此处查看原文 >>

系统分类: PCB   |    用户分类:    |    来源: 无分类

评论(0) | 阅读(536)
发表于:2008-4-27 17:33:46
标签:allegro  orcad  

2

orcad allegro教程之 orcad和allegro有什么区别?

orcad和allegro有什么区别,这个很多新用户很迷茫,因为cadence公司的产品这几年变化很快,存在了orcad/spb/psd等多个产品,很多人就问orcad是什么?SPB和PSD又是什么?拾舟来帮你解答这个问题。
其实三者都是cadence基于capture和allegro的PCB绘制套件,区别在于软件配置。
  orcad的配置是低端产品,存在价格低的优点,而且用户可以使用capture allegro SI工具等;但是在orcad 中 allegro 的功能比较弱,只有各项基本功能而没有constrain manager,如果需要SI或者constrain manager呢,就需要另外的增加配置了。
   PSD是Allegro系统互连设计平台的早期版本,后来新出的版本叫做SPB,因为改进了设计理念,所以修改了套件包的名称。
   其实PSD和SPB只存在allegro的版本改进的问题,其实是同一个东西;而orcad与PSD/SPB相比就是一个allegro基本功能板和全功能板的区别了。
   orcad公司以前是个很出名的品牌,现在被cadence收购了以后,作为低端PCB绘制的主打产品,在某些工厂里面可以与altium designer一比高下,但是由于其较难掌握,所以还不能取代altium的普及度高的位置。
   在拾舟使用的过程中,拾舟发现了orcad套件很多的功能与cadence allegro有出入,究其原因就是因为是基本版本不具有扩展功能,所以提示大家使用的时候,一定要注意安装套件的时候选择好allegro XL选项,来使你的allegro具有完整的功能。

点击此处查看原文 >>

系统分类: PCB   |    用户分类: 无分类    |    来源: 原创

评论(0) | 阅读(839)
发表于:2008-4-27 17:33:18
标签:allegro  orcad  

2

orcad allegro 教程连载之十 如何设置焊盘为定位孔

orcad allegro中除了在设计初选择放置含编号的焊盘或定位孔(无焊盘编号)外,当带编号的焊盘放置好后 ,也可以直接把焊盘变成定位孔。
    allegro中由于对焊盘和定位孔分的很清楚,如果没有焊盘引脚编号,则不能正常放置元器件;而如果在sch中没有这个引脚,在PCB lib中引脚却放置了编号,哪么也不能放置元器件。
     解决这个问题的办法很简单,就是把焊盘的pin number文字删除就可以了。文字删除后,就表示此焊盘作为定位使用,不作为引脚使用,不用allegro去做规则判断,问题迎刃而解。

点击此处查看原文 >>

系统分类: PCB   |    用户分类: 无分类    |    来源: 无分类

评论(0) | 阅读(392)
发表于:2008-4-27 17:32:53
标签:无标签

1

orcad allegro教程 连载之九 Allegro 名词解释

Allegro 名词解释

Groups

是将 1 个或1 个以上的对象设定为同一群组

Comps

Component是带有零件序号(RefDes)Allegro 零件

Symbols

是指所有板中的 Allegro 零件,不管其是否带有零件序号(RefDes)

Functions

是指 Component 中的 Gate,例如:排阻中的一个电阻

Nets

是指 1 条讯号线

Pins

是指零件脚

Vias

是指贯孔、贯穿孔或称导通孔

Clines

是指带有电气特性的走线 ( 其范围是 Pin To PinPin To ViaVia To Via 之间的 1 条走线 )

Lines

是指没有电气特性的一般线段,例如:板外框、

Shapes

是指任意多边形的 Shape、空心的长方形及实心的长方形

Voids

是指任意多边形 Shape 中的挖空部份

Cline Segs

Cline Segment 是指 Cline 1 条没有转折的线段

Other Segs

Line Segment 是指 Line 1 条没有转折的线段

Figures

是指图形符号,例如:钻孔符号

DRC Errors

是指出违反设计规范的位置及其相关信息

Text

是指文字

Ratsnests

是指鼠线 ( 即讯号线未完成的联机关系 )

Rat Ts

Ratsnest T-point 是指 T 点,为呈 T 型的Ratsnest

点击此处查看原文 >>

系统分类: PCB   |    用户分类: 无分类    |    来源: 原创

评论(0) | 阅读(364)
发表于:2008-4-27 17:32:25
标签:allegro  orcad  

2

orcad allegro教程 连载之八 brd中移动pin

针对设计文件(*.brd)上只移动Symbol的「PIN」方法

转自莎益博(古怪的名字)的论坛:

图就不贴了,想看图就点击上面的连接。

一、摘要:
Allegro的初始设置,是不能移动设计文件(*.brd)中Symbol的「PIN」。

可以通过以下方法对单个Symbol的「PIN」进行移动

二、操作方法:

1、 从菜单,选择「Edit 」-「Properties…」。<参照:图1-①,②>
2、 在控制面板的「Find」栏选择「All Off」,并只打开「Symbols」。<参照:图2-③,④>
3、 选择想要使「Pin」移动的Symbol 。(选择后,如「图3」一样高亮显示。)
4、 在「Edit Property」对话框内的「Available Properties」栏内选择「Unfixed_Pins」,「Apply」-「OK」结束。<参照:图4-⑤~⑧>
5、 从菜单选择「Move」。<参照:图5>
6、 在控制面板的「Find」栏选择「All Off」,并只打开「Pins」。<参照:图6>
7、 在设计画面上,单击移动对象的Pin移动到任意的位置。<参照:「图7」表示Symbol Pin的移动途中。>

点击此处查看原文 >>

系统分类: PCB   |    用户分类: 无分类    |    来源: 无分类

评论(0) | 阅读(256)
发表于:2008-4-27 17:31:49
标签:allegro  orcad  

0

orcad allegro教程 连载之七续 封装库下载

初学allegro莫过于找不到下载库,别人做的对自己总是不那么适用。初学时希望能有个参考然后在自己创建新的元器件库。
一个偶然的机会,拾舟找到了一个初学者的allegro封装库学习的好地方:adi的网站。这里包括了常用的pcb设计的所有的库,包括了protel allegro multisim orcad powerpcb 等知名pcb设计软件。
以下均摘自analog.com.

All ADI Models ADI_All_MultiSim_Symbols.zip
(335,294,422 bytes)

ADI_All_Orcad_Symbols.zip
(12,977,959 bytes)

ADI_All_Protel99_Symbols.zip
(5,901,673 bytes)

ADI_All_Allegro_Footprints.zip
(2,957,641 bytes)

ADI_All_BoardStation_Footprints.zip
(827,695 bytes)

ADI_All_PowerPCB_Footprints.zip
(880,315 bytes)

ADI_All_Protel99PCB_Footprints.zip
(816,472 bytes)

ADI_All_Ultiboard_Footprints.zip
(1,437,017 bytes)



Packages
http://blog.21ic.com/
http://blog.21ic.com/
BGA (Ball Grid Array)
http://blog.21ic.com/ CBGA (Ceramic)
http://blog.21ic.com/ FCBGA
http://blog.21ic.com/ PBGA (Plastic)
http://blog.21ic.com/ SBGA (w/Heatsink)
http://blog.21ic.com/
CSP (Chip Scale Package)
http://blog.21ic.com/ CSP BGA (Ball Grid Array)
http://blog.21ic.com/ LFCSP (LeadFrame)
http://blog.21ic.com/ LGA (Land Grid Array)
http://blog.21ic.com/ Tape CSP BGA
http://blog.21ic.com/ WLCSP (Wafer Level)
http://blog.21ic.com/
DIP (Dual Inline Package)
http://blog.21ic.com/ CerDIP (Ceramic)
http://blog.21ic.com/ CerDIP - Side or Bottom Brazed
http://blog.21ic.com/ CerPAK - Gullwing Leads
http://blog.21ic.com/ Metal or Hybrid DIP
http://blog.21ic.com/ PDIP (Plastic)
http://blog.21ic.com/
FlatPack
http://blog.21ic.com/ Ceramic Flat Package
http://blog.21ic.com/
Header
http://blog.21ic.com/ Modules
http://blog.21ic.com/ TO-92 (Plastic Header)
http://blog.21ic.com/ TO-XX (Metal Header)
http://blog.21ic.com/
LCC (Leaded or Leadless Chip Carrier)
http://blog.21ic.com/ CLCC - Gullwing Leads
http://blog.21ic.com/ J leaded CLCC
http://blog.21ic.com/ LCC (Leadless Ceramic)
http://blog.21ic.com/ LDCC (Leaded Ceramic)
http://blog.21ic.com/ PLCC (Plastic, Leaded)
http://blog.21ic.com/ PLCC w/heat sink
http://blog.21ic.com/
PGA (Pin Grid Array)
http://blog.21ic.com/ Ceramic Pin Grid Array
http://blog.21ic.com/
QFP (Quad Flat Pack)
http://blog.21ic.com/ CQFP (Ceramic)
http://blog.21ic.com/ LQFP 1.4mm thick
http://blog.21ic.com/ LQFP w/heat sink
http://blog.21ic.com/ MQFP
http://blog.21ic.com/ MQFP - Thermally Enhanced
http://blog.21ic.com/ TQFP (Thin, 1.0mm)
http://blog.21ic.com/ TQFP - Thermally Enhanced
http://blog.21ic.com/
SIP (Single Inline Package)
http://blog.21ic.com/ SIP Gullwing Leads
http://blog.21ic.com/ SIP Horizontal Leads
http://blog.21ic.com/ SIP Vertical Leads
http://blog.21ic.com/
SOIC (Small Outline IC)
http://blog.21ic.com/ PSOP (SOIC w/heatslug)
http://blog.21ic.com/ SOIC (Narrow)
http://blog.21ic.com/ SOIC (Wide)
http://blog.21ic.com/
SOP (Small Outline Package)
http://blog.21ic.com/ MSOP (micro-SOIC)
http://blog.21ic.com/ QSOP (25mil pitch)
http://blog.21ic.com/ SSOP (Shrink SO)
http://blog.21ic.com/ Thermally Enhanced [PSOP/2]
http://blog.21ic.com/ TSSOP (Thin, 1.2mm)
http://blog.21ic.com/ TSSOP_EP
http://blog.21ic.com/
SOT (Small Outline Transistor)
http://blog.21ic.com/ SC-70
http://blog.21ic.com/ SOT-143
http://blog.21ic.com/ SOT-223
http://blog.21ic.com/ SOT-23
http://blog.21ic.com/ SOT-66
http://blog.21ic.com/ SOT-89
http://blog.21ic.com/ TSOT-23 (Thin, 0.9mm)

点击此处查看原文 >>

系统分类: PCB   |    用户分类: 无分类    |    来源: 无分类

评论(0) | 阅读(846)
发表于:2008-4-27 17:31:14
标签:allegro  orcad  

0

orcad allegro教程 连载之七 封装类型文件

封装是逻辑和物理的连接体。所有的设计都是通过PCB来进行连接的。封装的正确是正确PCB的第一步。现在的实物封装有很多种,例如我们常见的BGA、QFP、PLCC等。不同的封装有不同的作用和有缺点。

    不同的EDA工具有不同的封装建立保存方法和封装类型。在CADENCE的设计软件ALLEGRO种主要存在以下五种封装类型文件,每种类型有不同的用处。
    1、 Package Symbol 、
    一般元器件封装,例如电阻电容、芯片IC等。他要求和逻辑设计中的项目标号一一对应。是逻辑设计在物理设计中的反映。包含:焊盘文件 .pad ,图形文件.dra ,和符号文件.psm。 这些是我们设计中最常见的封装。
    2、 Mechanical Symbol、
     主要是结构方面的封装类型。由板外框及螺丝孔等结构定位器件所组成的结构符号。包含:图形文件.dra ,和符号文件.bsm。主要是我们有时我们设计 PCB 的外框及螺丝孔位置都是一样的, 比如显卡, 电脑主板和同一插筐的不同单板。 每次设计PCB时要画一次板外框及确定螺丝孔位置, 显得较麻烦。这时我们可以将PCB的外框及螺丝孔建成一个Mechanical Symbol, 在设计PCB 时, 将此Mechanical Symbol  调出即可。这样就节约了时间。当然还有其他的方法来实现。
    3、 Format Symbol、
    辅助类型的封装。例如:静电标识、常用的标注表格、LOGO等。主要由图形文件.dra ,和符号文件.osm组成。是我们设计中不可缺少的一种封装。
    4、 Shape Symbol、
     建立特殊焊盘所用的符号。例如不规则焊盘、金手指焊盘的建立都要将不规则的形状建成个Shape Symbol, 然后在建立焊盘中调用此 Shape Symbol。避免了在焊盘编辑中无法编辑不规则焊盘的局限。这样,通过ALLEGRO,我们可以设计任何你想要的焊盘形状。
    5、Flash Symbol
     焊盘连接铜皮导通符号, 后缀名为*.fsm。在PCB 设计中, 焊盘与其周围的铜皮相连, 可以全包含, 也可以采用梅花辨的形式连接, 我们可以将此梅花辨建成一个Flash Symbol, 在建立焊盘时调用此Flash Symbol。我们也可以在焊盘的设置中进行选择,从而不要去建这样的 Symbol。
在以上的几种封装,我们常用的就是Package Symbol和Format Symbol。
关于封装的具体建立方法,拾舟会在以后的文章中详加介绍。

点击此处查看原文 >>

系统分类: PCB   |    用户分类: 无分类    |    来源: 原创

评论(0) | 阅读(415)
发表于:2008-4-27 17:30:36
标签:allegro  orcad  

0

orcad allegro教程 连载之六 焊盘

各位看官可能会说,焊盘有什么好说的,protel里面哪么简单的东西,allegro里面还要大费周章的专门来将吗?拾舟说,不然!
焊盘在allegro是画图的基石,是一切印制板的基础,如果不能理解pad是何物,是个什么结构的那他在PCB设计的时候必然会闹出一些问题来!因为拾舟因此差点做错了PCB。
言 归正传,焊盘又叫连接盘,因为上面有一层白色的注焊膜,所以才能焊接;为什么在protel里面没有什么复杂的说法呢,是因为首先protel把pad和 VIA都只设置为孔类(含贯穿孔和注焊膜),其阻焊膜、正片、负片规则,特殊散热方式,都是在rule里面明确的,所以只需要对rule进行必要的操作, 或者选择默认就可以了。
而allegro认为pad和via一样,虽然都是连接盘,但是每个都是独立的元素,而且作为最基本的构成元素,需要用户事先定义。
所 以对于每一个你使用的PAD或via都要对其助焊膜、(pastemask)、阻焊膜(soldermask)、负片效果、flash散热焊盘方式、特殊 散热焊盘等j进行用户编程,这些方面了那些行家老手,可害苦了我们这些学习入门的人们。要知道在protel里面默认规则就可以代替我们的这些工作了。

学习allegro就必须知道pad的重要性,因为在以后的allegro PCB设计过程中没有对阻焊、注焊等的群操作,如果pad没有定义好,则直接会导致最终PCB失败!
拾舟的讲座没有别人的好,所以摘录了别人的。

转自:http://hi.baidu.com/microking2007/blog/item/1c51664e0e8d20c9d1c86a95.html

PADSTACK:就是一组PAD的总称。

PCB设计论坛,PCB layout设计,高速PCB设计,高速SI仿真设计5 P' i& [4 }5 C/ V7 a9 Z5 _! X& y
Copper pad:在布线层(routing layer),注意不是内层,任何孔都会带有一个尺寸大于钻孔的铜盘(copper pad).对内布线层这个铜盘大概14 mils,外布线层更大.如果这里需要导线连接,那么这个可以提供一个可供焊接的"". 对上下两个布线层(top and bottom routing layers)这个盘可以起到加固作用,防止"拨皮".如图中PIN->TOP,PIN->BOTTOM.

Plating barrel:孔的周围被镀上锡膏后是不是象个圆桶.

ANTIPAD:它就是一个在PLANE LAYER(内层)用于隔离孔与内层电器连接的围绕在孔周围的隔离环.如果孔在内层中不需要电器连接,就需要ANTIPAD来隔离. GERBER胶片中ANTIPAD表现为一个黑色或有色色环.其内径当然要大于孔的外径.

现在考虑内层(plane layer),假设我们要一个40 mil的孔,我们就需要一个7mils 宽的铜环. 这样铜盘就是54mil宽(内径27mil.如果这个铜盘在该层不要导线连接,那么它就需要一个宽15 mils"护城河"(宽度依赖于扳子的breakdown标准而定).而这个"护城河"就是"antipad".决大多数PCB设计软件都将内层表示成"负片"形式,这样有铜的地方就表现为"",相反无铜的地方表现为有"". 这样,这里的"antipad"会显示为一个有色环.(如果在routing layers,那么相反) 于是,我们可以得到这个antipad其宽为54 mils,外宽84 mils.在这个隔离环的内部的铜都连接在"锡桶"(plating barrel).如图中,从上到下的第三层(即第二内层)上有一个ANTIPAD,说明该孔和该层无电器连接。

PCB设计论坛,PCB layout设计,高速PCB设计,高速SI仿真设计6 L8 V% K1 F* i# e   t
Thermal relief:另一方面,如果这个铜盘在该层需要导线连接,那么这个隔离环将被修改为轮辐状,用以将隔离环的内部的铜连接到隔离环的外部,这就是所说的thermal relief. 当然,我们完全可以将隔离环完全去掉,而使隔离环内外部成为一体.但为什么不那么做呢,原因是这样容易使焊盘在焊接时形成冷焊, 因为这样大大增加了焊盘的导热性.所以为了既保证焊盘的电器连接,又防止这样的高导热性,我们将其做为"轮辐".对于过孔,它是一个特例. 因为过孔是不需要焊接的,所以就不存在上面高导热的情况.所以我们索性就将其隔离环内外部不通过"轮辐"而完全连接起来.因为这样的电导性更好. 当然如果你非要使用轮辐.也不无不可,但是对于那些需要加过孔来平衡PCB板散热的设计中,使用这种完全连接的过孔效果更好! 图中第一内层到孔有电器连接。

点击此处查看原文 >>

系统分类: PCB   |    用户分类: 无分类    |    来源: 无分类

评论(0) | 阅读(491)
发表于:2008-4-27 17:29:52
标签:allegro  orcad  

0

orcad allegro教程 连载之五 元器件全部旋转

http://www.pcbbbs.com/dispbbs.asp?boardID=42&ID=57690&page=1

Allegro中多个零件同时旋转的小技巧

下面的解决方案适用于,多个零件同时围绕一个点旋转,而不是围绕各自的一点旋转.

1.Edit->Move,在Options中Rotation的Point选User Pick,

2 再右键选Term Group,按住鼠标左键不放并拉一个框选中器件,多余的可用Ctrl+鼠标左键点击去掉.

3. 选好需整体旋转的器件后,右键complete.