最新日志

发表于:2008-4-26 10:38:22
标签:无标签

1

便携式无线产品的电源选择

   

        在做硬件系统设计时,需要选择正确的电源供电芯片,无论是设计消费数码电子还是无线传感设备,需要权衡好产品的各个功能需求。在对噪声抑制、耗电量、压降、和电源电压电流等指标做出评估和划定优先级后,才可以进行电源IC的选择。
  每个信号路径需要“干净”的电源。电源管理是系统设计的最后部分。图1显示了如何为信号路径供电的实例系统。

      本人目前设计一个需要超低功耗的无线产品,一个3AH的电池要能工作5-6年,这个需要整个通信机制需要有省电的功能,也需要产品本身需要有超低功耗的能力,一个无线产品需要具有超低功耗需要从产品的几个构成部分来分析:

        1)电源部分

        2)RF部分

        3)CPU部分

        4)其他部分

      这里结合我的工作做对电源部分的分析:

一、选择电源芯片原则:

        1)选择工艺成熟,产品质量好,性价比好的厂家产品

         2)选择工作频率高的产品,降低周围器件,降低成本。

         3)用封装小的,但要考虑输出电流的大小,一般都是小封装小电流,大封装大电流

          4)选择技术支持好的厂家,特别是小公司选择电源器件时要注意,小公司别人不理睬你!!!

           5)选择资料齐全的,最好有中文的,样品可以申请的,最好有免费的,供货周期短的,最好不 要老停产的。

          以上是从大的层面来做分析,包括设计和采购等方面来考虑。

         从技术要求的层面来分析,

        一、LDO 器件选择:

        LDO选择4个要素:压差、噪声、静态电流、共模抑制比。

       仅仅从省电来说,主要看静态电流,有的LDO静态电流很小,1UA左右,就是LDO工作时,自身的耗电,这个参数在省电中很关键,越小肯定越好,但不可能为0,LDO的耗电有两个指标:一个为静态电流,一个为SET_OFF电流,要区分哦!!还有压差,这个好理解,压差为0就是很理想的LDO。

       我现在用的是S-1206系列,日本的,NND,用日货,没有办法,SOT23,路过的朋友介绍一个国货给我,质量要好的,还有R1180X系列,好像也是鬼子的。以上都是5ua以下的IQ值。

         但是做RF的LDO,就需要考虑:噪声抑制了,因为RF这玩意对噪声的敏感度就好像狗对大便一样敏感,不过现在狗吃的比人好了!!!!

电源抑制比PSRR (Power supply ripple rejection ratio))是反映输出和输入频率相同的条件下,LDO输出对输入纹波抑制能力的交流参数。和噪声(Noise)不同,噪声通常是指在10Hz至100kHz频率范围内,LDO在一定输入电压下其输出电压噪声的均方值(RMS),PSRR的单位是dB,公式如下:PSRR=20 log(△vin/△vout)
电源影响信号路径性能
  并不意外的是,电源影响模拟信号完整性,这最终会影响整体的系统性能。提高信号路径性能的一种简单方法是选择正确的电源。在选择电源时,影响模拟信号路径性能的一个关键参数是电源线上的噪声或纹波。电源线上的噪声或纹波可以耦合到运算放大器的输出中,增加锁相环(PLL)或压控振荡器(VCO)的抖动,或者降低ADC的SNR。低噪声和低纹波的电源还能改善信号路径性能。
  电源线上的噪声或纹波的来源具有多样性。在系统内的高速数据和高频信号本身会产生噪声,PCB的印制线和连接线如果设计不当,可以形成发射天线的效应。数字IC,例如微控制器和现场可编程门阵列(FPGA)以及复杂可编程逻辑器件(CPLD)具有很快的边沿跳变速度,电流的大小变化很大,将产生电磁干扰辐射到系统中。IC硅片在内部产生热噪声,这是由于在温度高于绝对0摄氏度时分子的随机运动和碰撞产生的。
  有三种常用的方法来使信号路径中的噪声和纹波最小:非常仔细的系统PCB布局、恰当的电源旁路处理以及正确的电源选择。尽管PCB的具体设计取决于系统,但就一般而言,PCB的布局需要考虑包括正确的器件布局、使信号路径连接线的长度最小以及采用实体的地等。
  对电源轨进行旁路处理是一种常用的方法,这种方法通常在模拟IC产品手册中被推荐用于滤出噪声。信号路径IC可以具有分离的模拟、数字和PLL电源输入,建议每个采用自己独立的旁路处理。PLL电源和模拟电源对噪声和纹波最敏感。旁路电容、阻容(RC)滤波器以及EMI抑制滤波器使进入信号路径的电源噪声最小化。
  正确的电源选择可以降低对信号路径IC的噪声和纹波影响。在选择一种电源时,设计师首先在开关变换器和线性稳压器之间作一个基本选择。开关转换器提供较高的频率,更高的频率意味着较低的整体系统功耗。线性稳压器提供一种易于使用的解决方案,同时降低电源轨的噪声/纹波。使用线性稳压器降低噪声和纹波可以改善信号路径性能。

    毫无疑问,在便携式无线产品里,即需要自身工作耗电电流小的,又需要PSRR大的LDO,但是目前市面上的LDO产品,能兼顾到这两个指标的产品很少,本人找到一个S1167的LDO,工作自身耗电为9UA,PSRR为70dB,应该说是比较兼顾这两个指标的,但是是日本货,NND,没有办法呀!!!路过的朋友告诉我一个国货给我呀!!!!!!

     单单是考虑到PSRR,而IQ在45左右都无所谓的话,用AS1361是不错的,PSRR可到90dB以上。

     二、DC-DC电源选择

     对于DC-DC来说,主要考虑转换的效率,纹波,输入输出电压等。

    在选择DC/DC变换器时,电路设计要注意输出电流、高效率、小型化,输出电压要求:
1. 如需求的输出电流较小,可选择FET内置型;输出电流需要较大时,选择外接FET类型。
2. 关于效率有以下考虑:如果需优先考虑重负荷时的纹波电压及消除噪音,可选择PWM控制型;如果同时亦需重视低负荷时的效率,则可选择PFM/PWM切换控制型。
3. 如要求小型化,则可选择能使用小型线圈的高频产品。
4. 在输出电压方面,如果输出电压需要达到固定电压以上,或需要不固定的输出电压时,刚可选择输出可变的VDD/VOUT分离型产品。

  DC-DC工作方式PFM与PWM比较 :
       PWM控制、PFM控制和PWM/PFM切换控制模式这三种控制方式各有各的优点与缺点:
DC/DC变换器是通过与内部频率同步开关进行升压或降压,通过变化开关次数进行控制,从而得到与设定电压相同的输出电压。

       PFM控制时,当输出电压达到在设定电压以上时即会停止开关,在下降到设定电压前,DC/DC变换器不会进行任何操作。但如果输出电压下降到设定电压以下,DC/DC变换器会再次开始开关,使输出电压达到设定电压。PWM控制也是与频率同步进行开关,但是它会在达到升压设定值时,尽量减少流入线圈的电流,调整升压使其与设定电压保持一致。
与PWM相比,PFM的输出电流小,但是因PFM控制的DC/DC变换器在达到设定电压以上时就会停止动作,所以消耗的电流就会变得很小。因此,消耗电流的减少可改进低负荷时的效率。PWM在低负荷时虽然效率较逊色,但是因其纹波电压小,且开关频率固定,所以噪声滤波器设计比较容易,消除噪声也较简单。

      若需同时具备PFM与PWM的优点的话,可选择PWM/PFM切换控制式DC/DC变换器。此功能是在重负荷时由PWM控制,低负荷时自动切换到PFM控制,即在一款产品中同时具备PWM的优点与PFM的优点。在备有待机模式的系统中,采用PFM/PWM切换控制的产品能得到较高效率。

高频的优点 :
通过实际测试PWM与PFM/PWM的效率,可以发现PWM/PFM切换的产品在低负荷时的效率较高。至于高频方面,通过提高DC/DC变换器的频率,可以实现大电流化、小型化和高效率化。但是,必须注意的是只有通过线圈的特性配合才可以提高效率。因为当DC/DC变换器高频化后,由于开关次数随之增加的原因,开关损失也会增大,从而导致效率会有所降低。因此,效率是由线圈性能提升与开关损失增加两方面折衷决定的。通过使用高效率的产品,相对可使用较低电感值的线圈,可以使用小型线圈,即使使用的是小型线圈也可得到相同的效率及输出电流。

     外接器件选择:
     除了需要关注DC/DC变换器本身的特性外, 外接组件的选择也不能忽视。外接组件中的线圈、电容器和FET对于开关电源特性有着很大影响。这里所谓的特性是指输出电流、输出纹波电压及效率。
      线圈:如果需要追求高效率,最好选择直流电阻和电感值较小的线圈。但是,如果电感值较小的线圈用于频率较低的DC/DC,就会超过线圈的额定电流,线圈会产生磁饱和现象,引起效率恶化或损坏线圈。而且如果电感值太小,也会引起纹波电压变大。所以在选择线圈时,请注意流向线圈的电流不要超过线圈的额定电流。在选择线圈时,需要根据输出电流、DC/DC的频率、线圈的电感值、线圈的额定电流和纹波电压等条件综合决定。
     电容:输出电容的容量越大,纹波电压就越小。但是较大的容量也意味着较大的电容体积,所以请选择最适合的容量。
     三极管:作为外接的三极管,与双极晶体管相比,因FET的开关速度比较快,所以开关损耗会较小,效率会更高一些。

   DC-DC基本原理:

   DC-DC电源是一种比较新型的电源。它具有效率高,重量轻,可升、降压,输出功率大等优点。但是由于电路工作在开关状态,所以噪声比较大。 通过下图,我们来简单的说说降压型开关电源的工作原理。如图所示,电路由开关K(实际电路中为三极管或者场效应管),续流二极管D,储能电感L,滤波电容C等构成。当开关闭合时,电源通过开关K、电感L负载供电,并将部分电能储存在电感L以及电容C中。由于电感L的自感,在开关接通后,电流增大得比较缓慢,即输出不能立刻达到电源电压值。一定时间后,开关断开,由于电感L的自感作用(可以比较形象的认为电感中的电流有惯性作用),将保持电路中的电流不变,即从左往右继续流。这电流流过负载,从地线返回,流到续流二极管D的正极,经过二极管D返回电感L的左端,从而形成了一个回路。通过控制开关闭合跟断开的时间(即PWM——脉冲宽度调制),就可以控制输出电压。如果通过检测输出电压来控制开、关的时间,以保持输出电压不变,这就实现了稳压的目的。

 

在开关闭合期间,电感存储能量;在开关断开期间,电感释放能量,所以电感L叫做储能电感。二极管D在开关断开期间,负责给电感L提供电流通路,所以二极管D叫做续流二极管。

 在实际的开关电源中,开关K由三极管或场效应管代替。当开关断开时,电流很小;当开关闭合时,电压很小,所以发热功率U×I就会很小。这就是开关电源效率高的原因。

      升压式DC/DC变换器原理:

      升压式DC/DC变换器主要用于输出电流较小的场合,只要采用1~2节电池便可获得3~12V工作电压,工作电流可达几十毫安至几百毫安,其转换效率可达70%-80%。
  升压式DC/DC变换器的基本工作原理如图所示。

升压式DC/DC变换器基本工作原理图

  电路中的VT为开关管,当脉冲振荡器对双稳态电路置位(即Q端为1)时,VT导通,电感VT中流过电流并储存能量,直到电感电流在RS上的压降等于比较器设定的闽值电压时,双稳态电路复位,即Q端为0。此时VT截止,电感LT中储存的能量通过一极管VD1供给负载,同时对C进行充电。当负载电压要跌落时,电容C放电,这时输出端可获得高于输大端的稳定电压。输出的电压由分压器R1和R2分压后输入误差放大器,并与基准电压一起去控制脉冲宽度,由此而获得所需要的电压,即

式中:VR——基准电压。
  升压式DC/DC变换器原理(下回分析):   

     DC-DC电路PCB设计要求:                   

     在设计印刷线路板时,设计工程师都会仔细思考铜线的走线方式和元器件的放置问题。如果没有充分考虑这两点,印刷线路板的效率、最大输出电流、输出纹波及其它特性都将会受到影响。产生这些影响的两个主要原因则是地线(GND、VSS)和电源线(+B、VCC、VDD)的连接,如果地线及电源线设计合理,电路将能正常地工作,获得较好的性能指标,否则会产生干扰、性能指标恶化等问题。本文就DC/DC转换器的设计,介绍一些通用的设计原则和地线连接方法。

图1:基于基本设计原则的布线模式。图2:升压电路的PCB设计示例。图3:降压电路的PCB设计示例。(点击放大该图)

设计原则

印制线走线方式和元器件的放置常常会影响电路的性能。以下提出了接地线设计的四个原则:

1. 用平面布线方式(planar pattern)接地;
2. 用平面布线方式接电源线;
3. 按电路图中的信号电流走向依序逐个放置元器件;
4. 实验获得的数据在应用时不应做任何调整,即使受板的尺寸或其它因素影响也应原样复制数据。

在设计中注意以上原则和要点,可以减少电路噪声和信号干扰。除了以上的基本原则外,在设计铜线走线模式和元件放置时应谨记以下两点:布线之间会产生杂散电容;连线长度会产生阻抗。在设计中注意线间杂散电容和缩短布线长度有利于消除噪声,减少辐射的产生。

在上面的几个基本原则基础上,设计工程师应注意以下几点(参见图1):
1. 根据电路原理图进行元件的布局,输入电流线和输出电流线应进行区别;
2. 合理放置元器件,保证它们之间的连线最短,以减少噪声;
3. 在电压变化很大和流过大电流的地方应小心设计以降低噪声;
4. 如果电路中采用了线圈和变压器,必须小心进行连接;
5. 电路设计时,将元器件放置在同一方向,便于回流焊接;
6. 元器件间或元器件焊盘和焊盘间必须保证0.5毫米以上的间隙,避免出现桥接。

PCB设计示例

a. 升压转换器模式布线方式

在升压转换器中,输出电容(CL)的位置比其它元件更重要,参考图2。建议在PCB设计时注意以下两点:
1. 将输出电容尽可能与IC靠近,尽量减小电流回路。
2. 在PCB板的背面用平面布线方法进行地线连接,板背面的接地线应通过一个过孔与板正面的接地线相连。

b. 降压转换器布线方式

在降压电路设计中,肖特基二极管的位置很关键,见图3所示。在PCB设计中注意以下几点:
1. 肖特基二极管接地点设计将影响输出的稳定性;
2. 肖特基二极管阴极连接线的长度将影响输出的稳定性;
3. PCB背面用大面积铜箔作为地,通过过孔与正面地连接。



 

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类: 无分类    |    来源: 原创

评论(1) | 阅读(140)
发表于:2008-4-25 17:42:51
标签:无标签

0

RF电路中LDO电源抑制比和噪声的选择

引言
  便携产品电源设计需要系统级思维,在开发由电池供电的设备时,诸如手机、MP3、PDA、PMP、DSC等低功耗产品,如果电源系统设计不合理,将影响到整个系统的架构、产品的特性组合、元件的选择、软件的设计和功率分配。同样,在系统设计中,也要从节省电池能量的角度出发多加考虑。带有使能控制的低压差线性稳压器(LDO)是不错的选择。
  射频电路的电源要求
  大多数蜂窝电话基带芯片组射频电路需要三组电源:以满足数字电路、模拟电路和外设接口电路的需要。基带处理器的数字电路供电电压的典型值为1.8V至2.6V,一般情况下,Li离子电池电压降至3.2V-3.3V时电话将被关闭,LDO至少有500至600mV的压差,对压差要求不高。另外,数字电路本身对LDO的输出噪声和PSRR(电源抑制比)的要求也不高,只要求在轻载条件下具有极低的静态电流。
基带处理器内部模拟电路供电电压典型值是2.4V至3.0V,压差在200mV至600mV。要求LDO具有较高的低频(GSM电话为217Hz)纹波抑制能力,消除由RF功率放大器产生的电池电压纹波,同样需要较低的静态电流指标。
  RF电路的接收和发送两部分的供电

电压典型值为2.6V至3.0V,其中低噪声放大器(LNA)、混频器、锁相环(PLL)、压控振荡器(VCO)和中频(IF)电路需要低噪声、高PSRR的LDO。实际应用中,VCO、PLL电路的性能直接影响射频电路指标,如发射频谱的纯度、接收器的选择性、模拟收发器的噪声、数字电路的相位误差等。噪声会改变振荡器的相频和幅频特性,同时振荡器环路也会进一步放大噪声,可能对载波产生调制。
  LDO的噪声和电源抑制比
  LDO是一种微功耗的低压差线性稳压器,它具有极低的自有噪声和较高的电源抑制比。线性稳压器的框图如图1所示。

线性稳压器框图
图1 线性稳压器框图


  PSRR是反映输出和输入频率相同的条件下,LDO输出对输入纹波抑制能力的交流参数。它和噪声不同,噪声通常是指在10Hz至100kHz频率范围内的干扰。PSRR(dB)的表达式如下:
  PSRR=20 log(△Vin/△Vout) (1)
  图2为SGM2007在 CBP="0".01mF, ILOAD="50mA",COUT=1mF,f=10KHz时的输出和输入的电压变化曲线。
  由式(1)求得PSRR=20 log(△Vin/△Vout)=60(dB),当输入变化1V时,输出变化1mV,可见LDO纹波抑制能力还是很强的。

线性稳压器输入和输出变化
图2 线性稳压器输入和输出变化


  LDO的输出噪声受其内部设计和外部旁路、补偿电路的影响。图1所示,导致LDO输出噪声的主要来源是基准源,由基准产生的噪声在输出端被放大。输出噪声Vn的表达式如下:
  Vn=(R1+R2)/R2×Vref (2)
  基准源旁路电容CBP可影响基准噪声,增大旁路电容能够使基准噪声降低。建议使用陶瓷电容的典型值为 470pF 到 0.01mF 。旁路电容会对LDO 输出电压上升的速度产生影响,旁路电容值越大,输出电压上升速率越慢,在使用时要注意。
  影响LDO输出噪声的其它因素还有:LDO内部极点、零点和输出极点及负载的大小。增大输出电容的容量或减轻输出负载有利于降低高频输出噪声。图3为旁路电容CBP对SGM2007输出噪声的影响。

基准旁路电容对输出噪声值的影响
图3 基准旁路电容对输出噪声值的影响


  图4为基准旁路电容对SGM2007 PSRR影响,可见增大旁路电容会在一定频率上提高PSRR的值。

基准旁路电容对PSRR值的影响
图4 基准旁路电容对PSRR值的影响


  LDO需要连接外部输入和输出电容器。利用较低等效串联电阻(ESR)的大容量电容器一般可以全面改善电源PSRR、噪声以及瞬态响应。 陶瓷电容器通常是首选,因为它的价格低而且故障模式是断路,相比之下钽电容器比较昂贵而且故障模式是短路而不被采用。输出电容器的ESR会影响其稳定性,陶瓷电容器具有较低的ESR,大概为10 mΩ量级。采用陶瓷电容时,建议使用X5R 和X7R电介质材料,这是因为它们具有较好的温度稳定性。

输出电容对输出噪声值的影响
图5 输出电容对输出噪声值的影响


  图5和图6分别为输出电容Cout对SGM2007输出噪声和PSRR的影响。可见大电容器一般在一定频率范围内会降低输出噪声和提高PSRR值。

输出电容对PSRR值的影响
图6 输出电容对PSRR值的影响


  结语
  为射频电路选择LDO时,要慎重比较噪声指标和PSRR,确保基准旁路电容、输出电容和负载条件一致。圣邦微电子公司的SGM2007低压差线性稳压器在10Hz至100kHz频率范围内的输出噪声为30mV(RMS),在 1 kHz 的频率下PSRR高达73dB,它能够为诸如RF接收器和发送器、压控振荡器和音频放大器等对噪声敏感的模拟电路的供电提供低噪声、高电源纹波抑制比和快速瞬态响应。并且SGM2007的输入电压在2.5V~5.5V之间,适合蓝牙数码相机和个人数字助理,以及诸如无线和高端音频产品等单个锂电池供电或固定3.3V和5V系统。

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类:    |    来源: 整理

评论(0) | 阅读(126)
发表于:2008-4-12 11:22:10
标签:无标签

0

ZIGBEE 2.4GHZ功放 调试结果!!!

                                   ZIGBEE 2.4GHZ功放 调试结果

            目前设计的2.4GHZ 100mw功率放大器,用于ZIGBEE网络设备,设计注意点:

            1)腹部接地,最好最过孔与地面链接,对面需要露铜皮,有利于扇热,过孔不要太大,不然拉稀(漏锡咯)!!!

            2)做好地面栅栏!!注意是2.4GHZ!!!

             3)注意腹部PAD与管教的距离!!不然连锡的!!!

                             

                 测试结果:

                  

                  

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类:    |    来源: 原创

评论(3) | 阅读(372)
发表于:2008-4-1 9:34:20
标签:无标签

0

电压控制振荡器(VCO)

VCO

 用途: 移动电话 无绳电话 无线麦克风 其它

  频率范围:                 MHz                MHz

控制电压:标准  0.5V        4.5V

      指定 (    V        V   )

控制电压灵敏度: 指定                 MHz±V

                                 无指定

电源电压:   3.0±0.25V   5.0±0.25V

 

输出功率: 标准   0±3dBm  

                       指定 (   ±   dBm)

  消耗电流: 标准 7mA  指定 (         )mA

 


相位噪声:          dBc/Hz(FM@100KHz)

 


其它要求:

 

 

 

 

 

 

 

 

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类:    |    来源: 原创

评论(0) | 阅读(185)
发表于:2008-3-21 12:53:00
标签:无标签

0

电小天线设计

便携无线产品中的小天线设计

通常在进入设计周期末尾之前,天线设计不会引起太大注意。原因或许就是因为它们是无源器件,在RF信号通路中所起的作用看来不大。也可能是是因为设计师希望他们一直有能力在剩余空间内配置天线设计和进行元件选择。还有可能是因为天线不是摩尔定律的受益者。

无论具体原因何在,便携无线产品设计人员现如今都面临着许多新的工具、新的方法和新的元件,从而使得对理想天线的追求又增添了新的折衷过程。在这个过程中,设计人员需要切切实实地在“造和买”之间作出艰难取舍。与你必须花钱购买的有源器件不同,完全可能只以PCB上几平方厘米的代价免费制造一个天线。在许多情况下,这是一种有吸引力的可行选项。但在其它许多情况下,享用这种明显的“免费午餐”的成本太高。现在,一些更新的天线设计和器件的出现,使得设计师有了另一种选择。

小天线的世界

小天线在电气上的一般定义是:基本元件的尺度短于波长的1/10。对一个300MHz信号,定义上的阀值是10厘米;而在1GHz,该值仅为3厘米。

传统上,小天线仅能提供有限的性能。若你想要真正高效的天线性能,你需要将更多的金属伸向空中并采用多种或形状复杂的元件,以提升增益、控制带宽、改变场型或抑制邻近信号。另外,你必须确保天线阻抗与RF前端相匹配,以使功率传输最大化。以蜂窝手机和Wi-Fi为代表的向更高频率RF转变的主要好处之一,是小天线在这些应用中具备电气可行性。

虽然天线“族谱”纷繁复杂,但无论你使用基于PCB的天线还是分立天线,包含小天线的这个分支都需要在设计中很好地进行折衷处理。

PCB天线,既可以是小片或小环,可以是螺旋形或线形。它们的BOM成本可以忽略不计,只需要占用PCB空间。值得注意的是,某些PCB天线并非主电路板的一部分,而是作为独立器件,通常附在产品外壳里面。其性能还取决于布局、几何尺寸及其与附近元件的相对位置。另外,用户的手、身体或头部通常对天线性能产生不利影响。产品中元件或PCB布局的任何改变都将波及到天线性能。所以这种设计是受到限制的,而最终产品定型前的修改也意义不大。

另一方面,对天线的修改——无论是为了迎合规范的变化或克服设计缺陷——一旦被确定后都可迅速执行,且不会对BOM产生影响。修改还会影响天线阻抗。所以,你也许还需要改变设计好的匹配电路。

相反,分立天线会涉及到BOM成本,且通常要由供应商根据特定的频段、带宽及其它性能参数进行专门设计。作为回报,这种天线比PCB天线占用更少的PCB空间,而且如果不是完全不受影响的话,PCB布局、临近器件或用户对其的影响也小得多。天线阻抗由物理设计所固定,所以匹配网络也被固定了,且与布局、器件摆放位置无关。这些因素使设计师不再面对某些挑战性约束,以及不用再重新设计PCB布局及计算BOM。

自己动手设计天线

对于通常基于PCB的小天线而言,有许多可能的设计方法。最常见的是采用明线(也称为开口)结构(例如双极和单极天线)、环线设计(例如环状天线),以及实心块设计。

开口天线实际上就是自无线电技术发轫之初就业已存在的大个天线的缩微版。实际上,因Heinrich Hertz在其1888年的实验中采用的就是双极天线,所以它有时又称为Hertz天线。它与地平面是平衡的,在有线和卫星电视出现前,它一直忠实履行着VHF TV兔耳天线的职责。

与双极相反,单极天线对地是单端的,所以需要一个地平面。在许多无线应用中,单极天线作为鞭状天线使用。它也被称作马可尼天线,在马可尼早期实验中用的就是这种天线。


图1:环形天线(a)易于实现。矩形块天线(b)使用规划得很好的PCB空间(它也可是一个分立器件)

在诸如UHF TV等批量市场使用的环形天线也有悠久历史。它的周长约等于能接收到信号的波长(见图1a)。从电气特性讲,矩形块天线是一个较宽的微带传输线,其长度是工作波长的一半。在图1b中,波长不是以真空中的传播计算的,而是以绝缘的PCB材料计算的。矩形块的共振频段相当窄,所以其工作带宽也相当窄——约是标称中心频率的5%,该特性是好是坏,取决于具体应用。

所有这三类天线都可用PCB实现,且一个多层PCB能提供多个设计选择,包括作为某些结构所需的地平面。类似遥控开锁(RKE)以及车库开启器等对性能要求不苛刻的应用,采用的就是这种天线设计。

因PCB天线的设计成本可忽略不计,那么是在什么时候又是因为什么使得它不是设计的优先选项呢?其中几个支配性因素与前端设计和实际实施有关。

首先,天线设计并不简单。即使采用类似数字电磁码(Numerical Electromagnetic Code)这样的建模程序,电路或系统工程师对电磁世界也是陌生的。他们面对的是一个电磁场世界,而不是特定的电压和电流点或以固定回路流动的电子流。

其次,与许多工程设计一样,类似中心频率、带宽、场模式、效率以及组织(lobe)和增益等相互竞争和冲突的属性使得它们之间的平衡取舍很困难。

第三,评估天线性能并不容易,它需要特殊的测试仪器、无反射的腔室或开阔地带。它还需要时间、金钱和专门技能。另外,当评估用户的手对天线的影响,或相反、评估天线辐射对用户手的影响时,要进行正确的测试设置,包括对人的手和头的物理复制。

而且这些还都是理论上的。实际上,还有其它因素在起作用。天线当然占用了PCB空间,其性能属性受附近器件以及用户手、头和身体的显著影响。人体组织的相对介电常数是40,而PCB成分的介电常数约介于25到85,所以人体组织将激励共振元素并影响磁场。

另外,当为了多频带操作或形状多样性设计而需要多个天线时,若干基于PCB天线间以及天线和附近区域间的交感将令性能预测非常困难,且其对细微的布局变化都敏感。

但也存在约束天线场特定吸收率(SAR)的规则。SAR是质量(本例的人体组织)吸收RF能力的比率;通常采用两种方法对其进行测量:一是测由于吸收引起的温升;二是测模拟人体组织的流体的电场。美国联邦通信委员会(FCC)的网站上有更多信息。必须理解和分析天线的近场和远场性能,它们可能紧密相关。

最后,天线并非与无线设备的接收前端或发射功率功放级隔绝独立。电路设计师必须确定天线以及关联级的阻抗,然后设计出一个匹配网络以在整个目标带宽内最大化功率传输(见图2)。


图2:天线子系统包括前端接收放大器或发射放大器、匹配网络和天线本身。

这通常是一项困难的设计工作,涉及到专业计算和测量以及专用工具,例如就需要Smith圆图。

电介质成为天线设计一部分

幸运地是,材料科学和天线理论的发展为设计工程师在外接和基于PCB这两类天线之外,还提供了其它选择。这些天线将天线的体积效率最大化,同时克服或实际上消除了布局影响及匹配的不确定性。与此对照的是,块状和鞭状无线是二维的,其效能主要取决于所处空间而非体积。虽然分立天线切实增加了成本,但它们也常常在改善或保证产品性能的同时减小了尺寸。

听起来也许不合常理,作为绝缘体的电介质会在天线设计和实现中扮演着重要角色。但事实的确如此,在超过50年的时间内,电介质一直是天线设计的一部分,它有助于成型和管理天线模式电场。场能量以相当高的密度积聚并存储在电介质内,所以,外部物体或场具有相对小的影响且并不影响天线的固有共振。

当然,高相对介电常数只是基于电介质的天线取得成功的关键因素之一。材料还需要低电介损失(高Q材料)和低温系数以最小化物理尺度变异,该变异可导致失(调)谐。

例如,英国Sarantel公司的Geohelix天线采用独有的陶瓷材料和形状,与块状和鞭状天线相比,它具有将近场辐射减少最低90%的能力。受用户手和躯体影响的近场在Sarantel天线内几乎是被完全封闭起来的。该天线当带通滤波器使用,以抑制带外信号同时还去掉了做在PCB或机壳上的地平面。

不再需要地平面是该设计具有平衡电流的结果,因流进天线的电流总和为零,所以其共振独立于PCB或封装。与此相对,一个基于微带的块或外接鞭状天线需要一个地平面以取得共振,流进(或流出)天线的电流需要在地平面上生成一个互补电流,这样才能产生共振。

类似,另一家英国公司Antenova拥有一种高电介质天线技术,它提供一种适用于全向、有向甚至多带应用、具有10GHz以上频率响应特性优点的体积式非交感天线。这些高效器件对接近失谐和效应具有相对免疫力。将这些器件整合起来可打造一款具有极佳操控性的智能天线,智能天线被越来越多地用在基站中以扩充系统能力同时改进每个呼叫的性能。

例如,Antenova已开发出一种用于无线LAN、覆盖2.4到2.5GHz和4.9到5.9GHz双频段的双带混合IEEE 802.11a/b/g天线,它具有4×4×20mm的体积(见图3)。


图3:Antenova的高电介质混合天线在一个紧凑封装内提供多带性能

该天线有三个元件:一条微带馈线,它也与接至天线的1.2mm直径、超小同轴电缆馈线匹配;一个发射器件,由1/4波长地块和两个共振器(每频段一个)组成;及一个陶瓷颗粒,它负责激励发射元件并在发射元件和馈线间形成耦合。

不同的方法

不是所有的这些新天线都以陶瓷为核心。巴塞罗纳的Fractus公司将基于不规则碎片几何学的几何模式用于其封装天线(antenna-in-package)设计中。该多带天线能被印在衬底上或嵌入在芯片内。他们提供一种发射效率高于70%、峰值增益高于1dBi、VSWR低于1.5:1的GSM天线。该天线具有50欧姆不平衡阻抗,体积仅有10×10×0.9mm。

作为来自同一家供应商Centurion Wireless Technology(现Laird Technologies的一部分)的块状和分立天线的一种对比,Centurion提供一种能被附着在产品外壳内的微带块天线。它工作在2.4到2.5GHz频段、43×43×1.65mm大小。在工作频带内,该天线具有5.1dBi的增益和小于2.5:1的VSWR。Centurion相同频带的BlackChip表贴天线的增益大于2dBi、VSWR小于2:1、8×6×2.4mm大小。

大多关于天线设计的书籍充斥着难以用于实际设计的复杂理论和公式。但这种现象主要还是源于天线问题的本来特性而不是作者刻意要显得晦涩高深。由Newnes/Elsevier出版的Douglas B. Miron写的《小天线设计》是一本覆盖了理论、模拟和设计的参考资料。

 

作者:施维柏

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类:    |    来源: 无分类

评论(0) | 阅读(342)
发表于:2008-3-20 10:52:47
标签:无标签

0

低雜訊放大器設計指南.doc

低雜訊放大器設計指南.docrar

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类:    |    来源: 整理

评论(0) | 阅读(201)
发表于:2008-3-20 10:18:57
标签:无标签

0

RF电路中LDO电源抑制比和噪声的选择

引言

  便携产品电源设计需要系统级思维,在开发由电池供电的设备时,诸如手机、MP3、PDA、PMP、DSC等低功耗产品,如果电源系统设计不合理,将影响到整个系统的架构、产品的特性组合、元件的选择、软件的设计和功率分配。同样,在系统设计中,也要从节省电池能量的角度出发多加考虑。带有使能控制的低压差线性稳压器(LDO)是不错的选择。

  射频电路的电源要求

  大多数蜂窝电话基带芯片组射频电路需要三组电源:以满足数字电路、模拟电路和外设接口电路的需要。基带处理器的数字电路供电电压的典型值为1.8V至2.6V,一般情况下,Li离子电池电压降至3.2V-3.3V时电话将被关闭,LDO至少有500至600mV的压差,对压差要求不高。另外,数字电路本身对LDO的输出噪声和PSRR(电源抑制比)的要求也不高,只要求在轻载条件下具有极低的静态电流。

  基带处理器内部模拟电路供电电压典型值是2.4V至3.0V,压差在200mV至600mV。要求LDO具有较高的低频(GSM电话为217Hz)纹波抑制能力,消除由RF功率放大器产生的电池电压纹波,同样需要较低的静态电流指标。

  RF电路的接收和发送两部分的供电电压典型值为2.6V至3.0V,其中低噪声放大器(LNA)、混频器、锁相环(PLL)、压控振荡器(VCO)和中频(IF)电路需要低噪声、高PSRR的LDO。实际应用中,VCO、PLL电路的性能直接影响射频电路指标,如发射频谱的纯度、接收器的选择性、模拟收发器的噪声、数字电路的相位误差等。噪声会改变振荡器的相频和幅频特性,同时振荡器环路也会进一步放大噪声,可能对载波产生调制。

  LDO的噪声和电源抑制比

  LDO是一种微功耗的低压差线性稳压器,它具有极低的自有噪声和较高的电源抑制比。线性稳压器的框图如图1所示。

  图1 线性稳压器框图

  PSRR是反映输出和输入频率相同的条件下,LDO输出对输入纹波抑制能力的交流参数。它和噪声不同,噪声通常是指在10Hz至100kHz频率范围内的干扰。PSRR(dB)的表达式如下:

  PSRR=20 log(△Vin/△Vout) (1)

  图2为SGM2007在 CBP="0".01mF, ILOAD="50mA",COUT=1mF,f=10KHz时的输出和输入的电压变化曲线。

  由式(1)求得PSRR=20 log(△Vin/△Vout)=60(dB),当输入变化1V时,输出变化1mV,可见LDO纹波抑制能力还是很强的。

  图2 线性稳压器输入和输出变化

  LDO的输出噪声受其内部设计和外部旁路、补偿电路的影响。图1所示,导致LDO输出噪声的主要来源是基准源,由基准产生的噪声在输出端被放大。输出噪声Vn的表达式如下:

  Vn=(R1+R2)/R2×Vref (2)

  基准源旁路电容CBP可影响基准噪声,增大旁路电容能够使基准噪声降低。建议使用陶瓷电容的典型值为 470pF 到 0.01mF 。旁路电容会对LDO 输出电压上升的速度产生影响,旁路电容值越大,输出电压上升速率越慢,在使用时要注意。

  影响LDO输出噪声的其它因素还有:LDO内部极点、零点和输出极点及负载的大小。增大输出电容的容量或减轻输出负载有利于降低高频输出噪声。图3为旁路电容CBP对SGM2007输出噪声的影响。

图3 基准旁路电容对输出噪声值的影响

  图4为基准旁路电容对SGM2007 PSRR影响,可见增大旁路电容会在一定频率上提高PSRR的值。

  图4 基准旁路电容对PSRR值的影响

  LDO需要连接外部输入和输出电容器。利用较低等效串联电阻(ESR)的大容量电容器一般可以全面改善电源PSRR、噪声以及瞬态响应。 陶瓷电容器通常是首选,因为它的价格低而且故障模式是断路,相比之下钽电容器比较昂贵而且故障模式是短路而不被采用。输出电容器的ESR会影响其稳定性,陶瓷电容器具有较低的ESR,大概为10 mΩ量级。采用陶瓷电容时,建议使用X5R 和X7R电介质材料,这是因为它们具有较好的温度稳定性。

  图5 输出电容对输出噪声值的影响

  图5和图6分别为输出电容Cout对SGM2007输出噪声和PSRR的影响。可见大电容器一般在一定频率范围内会降低输出噪声和提高PSRR值。

  图6 输出电容对PSRR值的影响

  结语

  为射频电路选择LDO时,要慎重比较噪声指标和PSRR,确保基准旁路电容、输出电容和负载条件一致。圣邦微电子公司的SGM2007低压差线性稳压器在10Hz至100kHz频率范围内的输出噪声为30mV(RMS),在 1 kHz 的频率下PSRR高达73dB,它能够为诸如RF接收器和发送器、压控振荡器和音频放大器等对噪声敏感的模拟电路的供电提供低噪声、高电源纹波抑制比和快速瞬态响应。并且SGM2007的输入电压在2.5V~5.5V之间,适合蓝牙数码相机和个人数字助理,以及诸如无线和高端音频产品等单个锂电池供电或固定3.3V和5V系统。

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类:    |    来源: 转贴

评论(0) | 阅读(159)
发表于:2008-3-20 10:13:22
标签:无标签

0

无线系统如何选用晶体和振荡器

当设计新的无线系统时,首先要做的决策之一就是到底采用晶体加独立振荡器电路的方式,还是直接选用预封装的成品振荡器。尽管设计人员希望利用便宜的晶体再配合自己设计的振荡电路来降低成本,但研究表明,成品振荡器为无线系统设计提供了最经济的解决方案。

  根据最终应用不同,在决定采用什么样的频率源时,通常有三个主要因素需要考虑:对于无线系统设计来说,超高精度的频率源是非常关键的;此外,对于便携式设备和PCMCIA卡来说,尺寸和成本也非常重要。
在这我们比较了成品振荡器与晶体加独立设计的振荡电路两种方案在成本和设计时间方面的差别,从而帮助设计人员在深入了解的基础上为所开发的系统选择性能最好、成本最经济的解决方案。


晶体加独立振荡器电路--技术指标的变化

  尽管晶体本身成本低,但对于满足无线应用的高精确度要求来说,晶体加独立振荡器电路却并不一定是最好的选择。让我们以一个需要±25 ppm频率源的应用为例来讨论这一问题。这样的频率精度要求使用的晶体偏差要达到±10 ppm,稳定度达到±10 ppm,老化率达到±5 ppm。尽管这看起来相当简单,但我们仍然需要考虑由于测试设备相关的变化以及负载电容量所导致的晶体频率偏差。晶体频率会随着负载的变化而变化,这通常称为微调灵敏度(trim sensitivity),并以ppm/pF来表示。(请注意:本文中的所有计算都假设晶体的微调灵敏度为13 ppm/pF。)

  当利用晶体阻抗计对晶体进行测试时,一般是在与实际设计一样的负载电容条件下测试。然而,阻抗计的精度仅为特定负载的2%。例如,如果需要的负载为20pF,那么晶体从阻抗计实际“看”到的负载可能范围为19.6pF 至20.4pF。如果晶体的微调灵敏度为13ppm/pF,那么实际的读数精度将只有±5.2ppm。因此,对于测试偏差为 ±10ppm的晶体,其实际偏差可能为±15.2ppm。

  考虑到这一点,我们可以将晶体的技术指标要求修改成偏差为±10pm,稳定度为±6ppm。这为测试偏差留出了±6ppm的缓冲。然而,我们仍然必须考虑到负载电容数值的变化。

  电路中晶体实际的负载电容变化源于几个因素,包括负载电容器件本身的变化。例如,设计负载为两个精度为1%的33pF电容,而 20pF固定电容的寄生电容可达3.5pF。因此由于负载电容的偏差,实际的负载电容可能从19.835pF至20.165pF或20pF ±0.165pF,这样,最终的晶体频率会变化±2.15ppm。这里假设寄生电容为恒定的3.5pF,而实际上寄生电容对于不同的电路板和不同的IC都是不同的。

  假设不同电路板之间的寄生电容变化为 ±1.3pF,不同IC间的变化为±0.7pF,那么总的变化为±2pF。寄生电容以及负载电容的变化总值将使晶体的实际负载电容为17.835pF 至 22.165pF,或20pF ±2.165pF。这意味着晶体的频率变化可达到±28.15ppm。

  由于设计目标精度为±25ppm,单块电路板本身的变化就使设计人员很难保证±25ppm的设计精度了,即使设计人员使用精度最高的晶体,例如,使用偏差、稳定性和第一年老化率在内的总偏差为±18ppm的晶体,同时假设测试误差仅±2ppm,那么要想满足设计目标,设计人员仍然必须将电路板引起的总电容变化控制在±0.4pF。


预封装振荡器—精度更高,设计更容易

  在生产预封装成品振荡器时,供应商在电路中对晶体频率进行了精细调整,这样可以生产出与相关因素无关的精度更高的振荡器,而设计人员采用成品晶体和自己设计的振荡器电路组合时就无法避免这一问题,这样也避免了采用成品晶体和分立振荡器时所需要的大量设计工作,并且可保持合理的成本。

  在体积方面,晶体加分立振荡器组合和成品振荡器两种方案的长度和宽度都一样,而根据所选择的产品不同,后者的高度通常增高0.3mm到0.4mm。举例来说,Fox Electronics公司的F535L(参看图2)是该公司最小的振荡器,尺寸最大为5.0 mm × 3.2 mm × 1.3 mm,而同样长宽尺寸的FX532晶体(参看图3)高度最大仅为1.0mm。因此预封装晶体振荡器唯一的缺点是高度稍微增加了。


总体成本差别

  主要有几个因素影响晶体加分立振荡器组合和预封装振荡器两种方案总成本差别。让我们比较一下针对802.11a设计的晶体,其频率总精度(包括公差、稳定度和老化率)为±18 ppm,而用于同样目的的预封装晶体振荡器总精度(包括偏差、稳定度、老化率、负载变化和电压变化)为 ±25 ppm。粗看上去,订货量为10万件时晶体和预封装晶体振荡器的价格几乎一样,晶体成本通常低0.01~0.02美元。

  然而,对于晶体加独立振荡器来说,还需要考虑到所需要的电容器成本,以及