随着计算机电子技术的不断发展，图像采集系统在各个方面得到了越来越广泛的应用，同时也对图像采集系统提出了更高的要求，快速、灵活、方便及可控性成为图像采集系统发展的方向。本文设计的采集系统以通用的DSP芯片TMS320VC5402作为核心处理器、OV5017作为系统的图像传感器，而数据通过PCI桥电路发送给PC机，因此该系统结构简单，具有即插即用、传输速率高的特点，并且由于OV5017可通过编程实现对该芯片的控制，TMS320VC5402又可对图像做一些预处理工作，因此具有采集系统的灵活性、可控性，鉴于该系统采集过程中的灵活性、快速性和可控性，故可更好地应用于一些需要实时采集、控制的图像监控、多媒体应用等领域。

1　OV5017简介
　　近年来发展较快的CMOS图像传感器，内部采用了相同的CMOS技术，因此可以将象素阵列与外围支持电路集成在同一块芯片上。CMOS图像传感器主要包括：一个图像传感器核心、单一时钟、所有的时序逻辑、可编程功能和A/D转换器。与CCD相比，CMOS图像传感器将整个图像系统集成在一块芯片上，具有性价比高、编程简单、功耗低的优点。
　　美国OmniVision公司开发的OV5017将CMOS光感应核与外围支持电路集成在一起，具有可编程控制与视频A/D混合输出等功能，其输出的视频为黑白图像，与CCIR标准兼容，该芯片适用于图像识别领域。
基本参数为：
(1)内置8 b的A/D。
(2)帧频为50～0．5，曝光设置为1～1/100帧。　　
(3)芯片图像尺寸为4．2 mm×3．2 mm，单个象素尺寸为11μm×11μm。
　　(4)信噪比SNR＞42 dB；自动增益控制为0～18 dB。
(5)帧频为50且f1．4时，最小照度为0．51 ux。
(6)帧频为50时，峰值功耗小于100 mW。
(7)5 V模拟供电和5/3．3 V数字供电。
　　芯片内部有11个8 b寄存器，通过对地址线A［3…0］的设置来选择寄存器，通过读写数据线［7…0］来读取或设置寄存器。在对寄存器进行读/写时，应使片选CSB与输出使能OEB/写使能WEB有效。
　　OV5017输出模拟视频信号，格式为逐行扫描，可以同步输出8 b的数字视频流D［7…0］。在输出数字HREF、垂直同步信号VSYNC，便于外部电路读取图像。

2　图像采集系统硬件设计
图像采集系统硬件结构图如图1所示。

在本系统中，OV5017作为系统的图像传感器，其内部将获取的图像采集量化，在TMS320C5402的控制下输出数字图像，经过DSP存入图像存储器。根据OV5017视频读取时序(如图2)可设计如下连接：OV5017的管脚A［3…0］，D［7…0］与TMS320C5402的管脚A［3…0］，D［7…0］直接相连，用DSP的R/W产生OV5017的读写使能信号；用DSP的IS产生OV5017的片选信号，即只在DSP的I/O空间读写；用OV5017的PCLK，VSYNC产生读数据的中断信号，HREF作为数据有效的判断信号与BIO连接，OV5017的时钟信号由DSP的一个串口发送时钟CLKX0分频产生。

TMS320VC5402的HINT与本身的INT2相连用于HPI方式引导，HPIENA，HDS2，HAS接高电平；HDS1接PCI2040的HDS；HBIL接PCI2040的HWIL；HAD［0…7］接PCI2040的HAD［0…7］；RS接PCI2040的HRST0；HRDY接PCI2040的HRDY5X0；HCS接PCI2040的HCS0；HR/W接PCI2040的HR/W；HCNTL［0，1］接PCI2040的HCNTL［0，1］。基本电路图如图3所示。

3　图像采集系统软件设计
　　由于DSP内部存储器容量不能存放一帧图像数据，故把DSP内部存储器分设出2个384×8＝3 072存储空间，即每个存储空间可放1帧数据的8行，一个存储空间用于接收OV5017的图像数据，另一个存储空间用于向PC机发送图像数据，即1帧数据要被主机读取288/8＝36次，主机每隔一段时间查询有关两段存储空间的2个标志字，标志字的最高位用于判断该存储空间数据是否有效，低15位用于判断该存储空间的数据属于1帧数据36部分的哪一部分。通过对2个存储空间的标志字的判断可得到该存储空间的数据的有效性和该数据在1帧数据中的位置，读取后置该存储空间的标志位为无效，直至DSP又在该存储空间存好数据，这时再改写该存储空间的标志位。
3．1　DSP采集数据软件设计
　　DSP复位后，通过HPI口引导加载程序，然后初始化DSP，初始化两块存储空间的标志字使之无效且低15位都为0，当VSYSNC即帧同步中断到来时，选择一个标志字无效的存储空间作为当前接收数据的存储空间，并设置该标志字的低15位为0，接着根据PCLK中断和HREF值依次读入各象素值直至该帧数据的前8行，这时标志字的低15位加1，并改写该存储空间标志位为有效，选择另一个标志字无效的存储空间作为当前接收数据的存储空间，并且使该存储空间的标志字低15位等于上一存储空间的标志字的低15位，接着继续根据PCLK中断和HREF值依次读入各象素值直至读取到该帧8行数据，这时标志字的低15位继续加1并改写该存储空间标志位为有效，这样依次读入1帧数据，并且每读取8行数据就被主机查询接收。该系统的DSP采集数据软件是通过CCS开发工具开发完成的。
3．2　主机采集数据软件设计
主机程序启动后，先初始化分配1帧大小的内存，99然后不断查询DSP中2个存储空间的标志字，当2个标志字有1个为有效时，就读取该标志位对应的存储空间的图像数据，并根据标志字的后15位知道该存储空间存储的图像数据在该帧图像中的位置，读取完后设置该标志字为无效，表示该数据已被读取，以供DSP继续用来存放图像数据。当读取完1帧数据后就可对该帧图像进行后期处理，直接显示或存储。该系统的主机采集数据软件是通过VC＋＋6．0开发工具开发完成的。
　　在PC主机的软件设计工作中，首先通过DriverWorks开发一套针对该采集系统的驱动程序，然后根据上述流程编写应用程序，应用程序中对硬件的读写操作通过调用标准Win32 API函数DeviceIoControl来完成，下面就简单介绍一下关于DSP-PCI桥的驱动设计。
3.3 DSP-PCI桥的驱动设计
　　由于主机的操作系统是Windows 2000，故选取了微软公司主推的驱动开发模型WDM(Windows Driver Model)来设计自己的驱动程序，开发工具为DriverStudio。WDM模型使用了如图4的层次结构，图中左边是一个设备对象堆栈，设备对象是系统为帮助软件管理硬件而创建的数据结构，一个物理硬件可以有多个这样的数据结构，其中PDO为物理设备对象；FDO为功能设备对象。

其中总线驱动程序负责列举设备，总线驱动程序每发现一个设备就创建一个对应的物理设备对象，一些总线驱动程序只是简单地控制对总线的访问权，功能驱动程序负责完成特定的功能，知道如何控制设备工作，他在驱动程序堆栈中位于总线驱动程序上面，功能驱动程序负责创建一个功能设备对象。
　　一个完整的驱动程序包含许多例程，当操作系统遇到一个IRP时，他就调用这个驱动程序中的例程来执行该IRP的各种操作，通过DriverWorks的代码向导可生成专门为PCI设备定制的代码，PCI设备应用的各种例程都可通过向导生成，我们所做的工作是向各例程中添加代码。系统加载驱动时，在检测到硬件设备后，通过读写PCI配置寄存器中的内存基址寄存器(偏移10H)自动把PCI2040的CSR内存空间映射为Bar0(大小为4 k)，通过读写PCI配置寄存器中的控制空间基址寄存器(偏移14H)自动把TMS320VC5402的HPI寄存器空间映射为Bar1(大小为32 k)，共在驱动程序中映射为两段内存区。
　　由于该采集系统对硬件的操作大部分请求都是读写数据，需要设备执行IOCTL操作，应用程序使用标准Win32 API函数DeviceIoControl来执行这样的操作。在驱动程序一方，这个DeviceIoControl 调用被转化成一个带有IRP＿MJ＿DEVICE＿CONTROL功能码的IRP，驱动程序中共设置了4对共8个这样的IOCTL操作，都使用METHOD＿BUFFERED方式。这时I/O管理器创建一个足够大的内核模式拷贝缓冲区，当派遣例程获得控制时，用户模式的输入数据被复制到这个拷贝缓冲区，在IRP完成之前，向拷贝缓冲区填入需要发往应用程序的输出数据。当IRP完成时，设置IoStatus．Information域等于放入拷贝缓冲区中的输出字节数，然后I/O管理器把数据复制到用户模式缓冲区并设置反馈变量。驱动程序对Bar0有2个IOCTL操作，通过对HPIRESET寄存器(地址为BAR0的14H)读写来对DSP复位，通过DSP的HPIC寄存器、HPIA寄存器、HPID自增寄存器、HPID非自增寄存器(由于只连了一片DSP0，故A14，A13都为0，而A12，A11分别对应HCNTL1和HCNTL0，故各寄存器地址分别为BAR1的0，1000H，800H，1800H)的读写设置HPIC的读写操作、HPID自增方式的读写操作、HPID非自增方式的读写操作共对于Bar1相关的6个IOCTL操作。在DriverWorks向导生成框架时，申请2个属于KmemoryRange类的对象分别对应Bar0和Bar1，然后在这8个IOCTL操作中添加相应的对于应用程序的接口操作，在这里用KmemoryRange类对象的inw和outw函数来实现对硬件的读写操作。
　　最后在应用程序中打开设备，就可通过DeviceIoControl自如的读取图像数据了。

4　结　语
　　该系统的优点首先是结构简单，这是因为OV5017内部集成了A/D器件，同时可输出3．3 V数字电平，省略了很多外围器件，同时DSP通过主机接口HPI口连接PCI桥电路与计算机进行传输数据，因此还具有采集速度快的优点，再次由于OV5017可通过编程实现对该芯片的控制，TMS320VC5402又可对图像做一些图像的预处理工作，因此具有采集系统的灵活性。总之该系统可更好地应用于一些需要实时采集、控制的图像监控、多媒体应用等领域，为进一步做图像处理的其他工作做好了良好的准备。

PCI（Peripheral Compornent Interconnect，即外围部件互连）总线是一种先进的高性能32/64位地址数据复用局部总线，该总线是以INTEL为首的多家集团设计的，PCI总线可以同时支持多组外围设备，且处理器和时钟频率无关，可以提供高达132MB/s的数据传送速率，PCI总线具有严格的规范，只要符合PCI规范的扩展卡，那么，插入任何PCI系统就能可靠地工作，是当今PC领域中流行的总线。

PCI总线协议非常复杂，目前实现PCI接口的有效方案分为两种：即使用可编程逻辑器件和使用专用总线接口的器件，可编程逻辑器件实现PCI接口比较灵活，可以利用的器件比较多，现在有许多生产可编程逻辑器件的厂商（如Xilinx的Logicore和Alerra的AMPP）都提供经过严格测试的PCI接口功能模块，用户只要进行组合设计即可，但这种方法难度较大，设计周期较长。而采用专用接口器件实现完整的PCI主控模块和目标模块的功能，则可将复杂的PCI总线接口转换为相对简单的用户接口，用户只要设计转换后的总线接口即可。但这种方法难度较大，设计周期较长，而采用专用接口器件实现完整的PCI主控模块和目标模块的功能，则可将复杂的PCI总线接口转换为相对简单的用户接口，用户只要设计转换后的总线接口即可。虽然这种方式不够灵活，但由于其对PCI协议的良好支持，以及提供给设计者的良好接口，都大大减少了设计开发的难度和周期，现有的PCI接口芯片主要有AMC公司的AMCCS59xx系列和PLX公司的PCI9805x系列。PLX公司的PCI9052就是一款较常用的总线接口芯片。

PCI9052芯片介绍

PCI9052是PLX技术公司继PCI9050之后推出的低成本、低功耗、高性能总线接口芯片，通过该芯片可以使多种局部总线快速转换到PCI总线上。

◇ 主要特点

（1）兼容PCI V2.1协议特性。PCI9052芯片与PCI协议V2.1版兼容，可支持低成本的从模式适配设备，也支持从ISA适配卡向PCI适配卡的转换。

（2）采用直接从（目标）模式传送数据。支持突发存储器映射和I/O映射方式，可从PCI总线到局部总线上存取数据。读写FIFO（先入先出）寄存器使得局部总线和PCI总线具有高性能的突发方式，PCI总线总是工作在突发方式，但是局部总线可以设置成突发方式或者连续单周期方式。

（3）带有中断发生器，可以从两个局部总线中断输入中生成一个PCI中断。

（4）PCI9052局部总线接口运行于TTL时钟，并可生成必要的内部时钟，局部TTL时钟与PCI时钟异步工作，并允许局部总线独立于PCI时钟工作，其缓冲PCI总线时钟（BCLKO）可与局部总线时钟（LCLK）相连。

（5）PCI9052局部总线配置可编程。支持复用或非复用的8/16/32bit局部总线，芯片有4字节使能（LBE [3：0]#）、26根地址线（LA[27：2]）和32/16/8bit数据线（LAD[31：0]）。

（6）支持先读模式、即预取数据可从PCI9052内部的FIFO寄存器读取，用以代替局部总线，但地址必须是前一条地址的后续地址，且应为32位宽度（下一地址=当前地址+4）。

（7）所有控制、地址和数据信号都可由PCI9052直接生成，用于驱动PCI和局部总线，而无需额外驱动电路。

（8）带有串行EEPROM接口，可用于加载配置信息，这对于装载一个特定的适配设备信息（网络节点号、厂商类型码和片选等）是很有用的。特别是将PCI9052转换为ISA接口模式时，串行EEPROM是必需的。

（9）提供了四个局部片选信号，其基地址和每一个片选的范围可由串行EEPROM配置，也可由主控制器在线编程。

（10）具有五个局部地址空间，基地址和每一个局部地址空间的范围可由串行EEPROM配置或由主控制器在线编程。

（11）支持Big Endian和Little Endian字节间的转换。当局部总线是16位宽度或8位宽度时，PCI9052同时支持Big Endian字节模式转换为字或字节宽度。

（12）为了匹配以前的接口读/写（RD#/WR#）信号，可以从时钟周期的开始延时（例如ISA总线接口）。

（13）附加的LRDYi#（local ready input）握手信号可用于产生各种等待状态，PCI9052内有等待状态发生器（读/写地址到数据、数据到数据和数据到地址之间）。

（14）局部总线预锁存计数器可以编程为（无预锁存）4、8、16或连续值（预锁存计数器关闭）模式，如果使用了连续地址（必须是32位），则预锁存数据可以作为缓冲数据来使用。

（15）PCI9052兼容PCI V2.1协议延时读的4种模式，即PCI读和写刷新模式、PCI读无刷新模式、PCI读无写模式和PCI写模式。

（16）带有一个可编程PCI读写重试延迟计时器，可以为PCI总线产生一个重试信号。

（17）带有ISA逻辑接口模式，支持PCI总线到ISA总线的单周期存储器（8位或16位）读写和I/O访问。

（18）支持PCI目标锁定机制，PCI主控设备可以通过锁定信号独占对PCI9052的访问。

（19）PCI总线传输速率达132MB/s。

◇ 结构组成

图1所示是由PCI总线接口芯片、局部总线接口和串行总线接口组成的接口电路。

◇ 器件功能

PCI9052作为总线目标接口芯片，可为非PCI设备与PCI总线提供数据通道，PCI9052的主要功能如下：

（1）初始化

上电时，PCI9052的内部寄存器将由PCI总线的RST信号复位成默认值，并在局部总线上输出LRESET信号，以检验串行EEPROM，如果安装了串行EEPROM且第一个16位字不全为1，则PCI9052用串行EEPROM中的值来配置片内寄存器，否则使用缺省值。

（2）复位

当PCI总线输入复位信号时，PCI总线全部输出呈高阻态，此时PCI9052整体复位并输出LRESET信号，PCI总线上的主控设备也可以通过软件设置杂项控制寄存器（CNTRL：50h）的第30位为1，来使PCI9052复位并输出LRESET信号，此时PCI和局部配置寄存器的值不变，PCI9052将一直保持复位状态，而且此时主设备只能访问配置寄存器，而不能访问局部总线。当CNTRL[30]=0时，系统将清除PCI9052的复位状态。

（3）串行EEPROM

复位后，PCI9052将检查串行EEPROM是否存在，一个有效的低电平START位表示串行EEPROM存在，START位为1表示串行EEPROM不存在，串行EEPROM的第一个字如不全为“1”，PCI9052便可用它进行配置，而如果串行EEPROM不存在或为空，PCI9052则采用缺省值配置，PCI9052总线上的主机可以对串行EEPROM进行读写，杂项控制寄存器（CNTRL：50h）的[29：24]位控制着PCI9052对串行EEPROM的位进行读写，将杂项控制寄存器位CNTRL[29]置1可以用串行EEPROM重新配置PCI9052。

（4）内部寄存器访问

PCI9052的内部寄存器为总线接口的设计与实现提供了最大的灵活性，这些寄存器可以分为两类：PCI配置寄存器和局部配置寄存器，两类都可以通过PCI总线或串行EEPROM来配置。

（5）直接数据传输模式

PCI总线上的主设备能直接访问局部总线上的从设备。PCI9052内部的配置寄存器可译码和映射这些要访问的局部地址空间，读写先入先出寄存器可支持PCI和局部总线之间的高性能突发传输方式。

（6）PCI中断（INTA）

通过局部中断输入（LINTil和LINTi2）或软件中断（CNTRL寄存器30位）可以产生一个PCI中断（INTA）通过PCI9052中断控制/状态寄存器可以禁止或使能某种中断，PCI9052中断控制/状态寄存器同时可提供各个中断的状态指示。

（7）局部中断（LINTi[2：1]）

PCI9052提供有2个局部中断输入（LINTi[2：1]，通过寄存器INT[2：1]），通过寄存器INTCSR；4Ch可将局部中断设置成沿触发或电平触发方式，局部中断能产生PCI中断。

（8）系统出错

如果PCI命令寄存器中的使能奇偶校验位，检测到一个地址奇偶校验出错时，PCI9052将产生一个SERR信号。

PCI9052的应用

PCI9052接口芯片作为通用PCI接口，其应用场合和范围是非常广泛的。随着PC机的发展，PCI扩展槽已成为PC机主板的基本配置，而带ISA扩展槽的PC机已经越来越少，ISA扩展槽在PC机中彻底地消失的日子即将到来，在作者所在公司设计生产的火灾报警控制系统中原有的ACTNET网络接口卡是基于ISA总线的插件，现在则要利用PCI9052芯片的ISA模式来对原来的板卡进行升级改造，以使原来的板卡在做少量改动的情况下可以插在PCI总线插槽中正常工作。

这种PCI插卡的借口示意图如图2所示，它主要由一片PCI9052、ARCNET网络控制器以及一些外围器件构成。

PCI9052的内部结构中包含了一个独立的ISA逻辑接口，用于为ISA总线到PCI总线提供一种简单的转换。它支持8位和16位数据宽度的ISA从设备，也可以是内存映射或I/O映射。同时可直接从先读模式来提高读取数据的吞吐量，一旦ISA接口模式被使能，PCI9052将只执行单个周期操作，应当特别注意的是，ISA接口模式下，串行EEPROM是必需的。

具体设计时，可以使用两种方法配置PCI9052以用于ISA接口模式：一是烧写串行EEPROM方法，即使用烧写器将数据写入串行EEPROM；二是热配置方法，也就是从PCI总线通过PCI9052芯片来烧写串行EEPROM。

配置注意事项

当为ISA接口模式进行配置时，必须注意以下几点：

（1）存取ISA接口引脚时，要参照PCI9052引脚的C/ISA模式引脚图来连线。

（2）空间0分配给ISA接口的内存存取。

（3）空间1分配给ISA接口的I/O存取。

（4）无论在空间0还是在空间1，ISA访问都是有效的。

（5）标准从周期能够用于访问空间2、空间3和串行EEPROM。

在设计电路板时，要严格遵循PCI规范，电源和地线要尽可能宽且电源滤波要良好，在芯片的每个电源引脚，最好接0.01-0.1μF的滤波电容，一般来说，PCI编码推荐做4层板，其实只要布线合理，做两层板也是可以的，在连线时，要注意PCI规范中提到的反射波信号，由于驱动信号的一半要靠反射波来提升，所以对信号线的长度要求为：64位卡的32位信号具备的最大连线长度是1500mil，64位扩展信号的附加信号的连线长度为2000mil，PCI的CLK长度2500mil±100mil，这些条件一定要严格遵守，尤其是CLK信号线长度的要保证在要求的范围内，否则，PCI插件工作将不正常，并会出一些怪现象，另外，PCI卡上最好在从槽上引的电源上多加几个电容，所有电源都必须退藕。用作上拉或下拉的电阻一般取值2.2KΩ即可。

还有一个要注意的是，PCI信号中prsnt1和prsnt2必须至少有一个接地，否则，系统肯定找不到卡，主板就是靠这两个信号来判断这个插槽上是否有卡，而其接法同PCI卡使用的功率有关，具体的含义如下（Open表示悬空，Ground表示接地）:

prsnt1 prsnt2 含义

Open Open no card

Ground Open 25w

Oben Ground 15w

Ground Ground 7.5w

最后，由于PCI9052没有提供符合工业标准IEEE 1149.1边界扫描接口，PCI规范中涉及到的5个边界扫描信号中的TRST、TCK、TMS要悬空、TDI和TDO在板上要短接，以免扫描链被打断。

结束语

实践证明，PCI9052是一款优秀的PCI接口芯片，该芯片对基于ISA总线的接口向PCI的转换提供了极大的方便，设计者用它可避免直接面对复杂的PCI总线协议。因为，用PCI9052开发的产品，可减少外围器件，降低了开发难度，同时也缩短了开发周期，延长了产品的生命期。

2信号处理系统的功能构成
通用信号处理系统一般分为数据采集、数据处理和数据管理3个部分（图1）。采集部分可以采用通用的数据采集卡，数据管理部分则必须用 PC机才能完成。在信号处理系统中，最费时间，也即影响信号处理系统的实时性的瓶颈是数据的处理部分。数据的处理通常采用微机软件的方法， 但完全由PC机处理有个缺点，就是信号处理需要的运算主要是数字运算，因相对于通用CPU（GPP）来说，它是采用冯·诺依曼存储器结构，并不适用于数字信号的运算，不仅会造成处理速度慢，而且占用CPU时间过多，直接影响了PC机对数据的管理。因此，我们提出用另一种方法把信号处理部分从微机软件中分离出来，交给DSP处理，然后把DSP处理好的数据再传给PC机管理。该系统的功能构成如图1所示。这样不仅可以做到信号处理和数据管理并行进行，而且充分利用DSP对数字信号处理高速，并行的优势，提高了信号处理系统的实时性和稳定性。在对信号作连续的流水处理时，其性能优势更能得以体现，同时这也是一个廉价的产品，有着很高的性能价格比。

3 信号处理部分的硬件构成
信号处理部分接口电路的结构如图2所示。信号处理程序保存在主机中，在上电以后，自举加载到DSP中，并由固化在DSP的ROM中的 BOOTLOADER来完成。

主要的处理流程是：信号采集卡把模拟的信息转化为数字的信息，进入PC机；由PC机通过PCI接口把数字的信息传输到DSP，保存在SRAM中； DSP从SRAM中读取数据，对信号进行处理；然后，把处理后的数据再从PCI接口传回PC机，交给数据管理部分处理。
3.1 PCI接口
为了管理数据和寻址、接口控制、仲裁以及系统运行，PCI接口对单个目标设备需要至少47个引脚，对主控设备最少需要49个引脚。图3给出了按功能组划分的引脚，左边的为必需引脚，右边的为可选引脚。图中的信号的方向是对主控设备/ 目标设备的组合而言。总引脚数120条（包含电源、地、保留引脚等）。PCI的总线宽度有32位和64位。在本系统中，设备是32位，没有作64位扩展。

由于PCI总线时钟高达33MHz，信号线应按微波传输线对待，再加上接口逻辑本身的复杂性，设计难度很大。实现接口的办法：（1）用可编程逻辑器件EPLD或FPGA和用EPLD或FPGA实现。PCI接口的优点在于其灵活的可编程性。首先PCI接口可以依据插卡功能进行最优化，而不必实现所有的PCI功能，这样可以节约系统的逻辑资源；其次可以将PCI插卡上的其他用户逻辑与PCI接口逻辑集成在一个芯片上，实现紧凑的系统设计；再者当系统升级时，只需对可编程器件重新进行逻辑设计而无需更新PCB版图。（2）用专用PCI接口芯片实现。专用PCI接口芯片可以实现完整的PCI主控模块和目标模块接口功能，将复杂的PCI总线接口转换为相对简单的用户接口。厂商对PCI总线接口进行了严格的测试，用户只要设计转换后的总线接口即可。从某种意义上讲，PCI接口完成的是PCI总线和插卡上的从属处理器之间的消息传递。
由于以上原因，再考虑到系统开发的成本和周期，用专用接口芯片来实现PCI总线的接口较理想。接口芯片选用的是TI公司的PCI2040。PCI2040 是专门用来和54X或6X桥接的芯片，可以实现与TMS320VC5402的无缝接口 ；可以对端口进行访问读写。PCI2040提供了一个由PCI总线至插卡总线的直通通路（pass-thru）。PCI2040通过这些数据通路将复杂的PCI接口转换为相对简单的插卡总线接口。在本系统中，DSP中的资源映射到PC机的内存D9008000～D9008FFF和D9000000～ D9007FFF，中断请求为11。
PCI2040通过HPI接口与DSP通信，通信流程如下：PCI总线向PCI2040读写数据，PCI2040会根据这些命令在HPI口上发起相应的要求，这个通信过程可以通过编程首先初始化HPI控制寄存器HPIC以及主机地址寄存器HPIA，然后再从主机数据寄存器HPID中读/写数据来完成。具体的接口电路如图4所示：一块PCI2040最多可以挂接4片 DSP，以用于多DSP系统。

3.2 扩展空间
对信号处理系统来讲，DSP芯片所带的资源常常不能满足要求。这包括两个方面，一是程序空间，二是数据空间。对程序空间，可以选择不同的自举方式，充分利用PC机的资源。对数据空间有下面几种解决方法：（1）选择资源多的芯片，但这会引起成本的上升；（2）改进算法，边读取数据边处理；（3）用一个锁存器保存高位地址，自己扩展数据空间。这 里采用的方法是在用算法进行边读数据边处理的同时，用SRAM对数据空间进行了扩展。考虑到时序关系,以及TMS320VC5402只能与异步的存储器连接等因素。选用了TPS73HD318。它是 3.3V，1M×16大小的静态RAM，高低位字节可选，其读写速度达到12ns，能够与DSP的读写速度相匹配，无须另加接口时序。对于等待时间的产生，可以用软件的方法，对等待状态寄存器（SWWSR）进行设置。而产生的时延在调试时可以对DSP的时延寄存器进行设置, 以达到最大速度。硬件接口如图5所示。

4 DSP系统的自举
所谓自举（Bootload），就是在上电时从外部加载并执行用户的程序代码。加载的途径有：（1）从一个外部的EPROM或FLASH加载；（2）从主机通过HPI总线、并行I/O口、任何一个串行口、用户定义的地址热自举等方式加载。因为信号处理的程序一般都比较大，为了保证这个信号处理系统的通用性和可移植性，需把程序保存在主机中，用HPI总线自举。HPI是一个8位的并行口，PC机和'5402通过共享的片内存储器交换信息。选用HPI自举方式，需要把HINT和INT2引脚连在一起。复位时，Bootload使HINT置位，从而使 INT2置位。BootloaD读出中断标志寄存器（IFR）的bit2位后，即能从HPI口进行自举。与别的54X系列一个很重要的不同是：5402要检查数据存储器的OX7FH位以决定程序的入口地址，用户程序也要在复位完成后才能加载到HPI的RAM中。
5 驱动程序
因为PCI2040扩展了配置空间，所以，要通过 HPI口实现与DSP的通信，需要驱动程序。如果直接使用DDK来编写PCI设备的驱动程序，需要大量的Windows底层的知识，难度比较大。因此可以使用别的驱动程序的编写工具，如Vtools和 WinDrive。我们选用了WinDrive 。Jungo公司的WinDrive与其他驱动程序开发工具的最大不同是它可以在编程者不太了解Windows内核的情况下编写驱动程序。这样，可以把精力主要放在功能的实行上，同时用WinDrive写成的驱动程序只需作很少的修改就能很方便地适用于各种操作系统，如Win dows 9x, Window 2000,Windows NT以及Linux等。编写过程如下：（1）用WinDrive 的Drive Wiz ard 工具查找所要编写驱动程序的PCI卡，并用CREATING INF FILE 产生INF 文件,然后添加新硬件；（2）对PCI卡上的配置寄存器，I/O空间，内存范围，中断，片内寄存器进行设置；（3）生成源代码，对它进行功能添加，主要是实现对DSP 片内SRAM的访问。