EDN首页   博客首页

最新日志

发表于:2008-9-16 22:32:08
标签:无标签

0

电子工程师必上的十大专业网站(转)

在 电子产业混,情报能力是相当重要的,具体体现在一要能及早全面地获得最新的设计资讯,二要能认识一些专家级的大虾,当有设计难题时,这些大虾可以伸出热情 的手拉你一把,则对你的设计会帮助很大的。小可我在电子产业混了几年,在这方面还是积累了一些感受,在此跟大家分享一下。总的感受是对专业网站:人不在 多,有虾(大虾)则灵,贴不在水,有精则优。下面的专业网站点评,是偶的一些感受,不当之处还望指正啊。

1、
电子工程专辑www.eetchina.com
电子工程专辑一个最大的特色是有非常新的国际资讯,这是其他专业网站没法比的,因为它的合作方CMP曾 是美国排行第一的专业媒体,和这样的大佬合作,在内容拥有先天的优势,再加上国内排行第一的《电子工程专辑》杂志的支持,网站无论是在品牌和内容方面都做 有优势,自然吸引了很多设计大虾,这里需要特别指出的是虽然电子工程专辑网站论坛人气在国内不算第一,但是来此的大虾是不少的,其中不乏专家级的大虾,小 弟我的好多设计难题就是在这里解决的,所以还是隆重推荐一下。总的点评如下
内容:★★★★★
速度:★★★★
服务功能:★★★

2、
中国电子网www.21ic.com
提起21ic,大家一下会想到它的BBS,没错!21icBBS是中国最好的专业BBS,不但信息量大,而且涵盖范围广,更有n多大虾整天潜于水中。刚入门的菜鸟在这里可以尽情提问向大虾学习。不过21ic的资讯实在不敢恭维,自己独家的东西不多,不过这个网站的技术方案信息还是不错的。总体评价:
内容:★★★
速度:★★★★
服务功能:★★★★

3、
电子设计技术www.ednchina.com
EDN的合作方是排行全球第一的媒体集团Reed集团,拥有遍布全球的专业媒体资源,这是其傲人的资本。在中国,《电子设计技术》是仅次于《电子工程专辑》的杂志,拥有很高的知名度,EDNChina的资讯也比较快,而且技术方案也比较齐全,它的一个特色是博客内容做的不错,有很多精彩的内容。总体评价:
内容:★★★
速度:★★★★
服务功能:★★★★★

4、
中电网 www.eccn.com
因为曾经和全球知名的分销商有过密切的合作,所以中电网在半导体电子商务方面有得天独厚的优势,这个网站半导体产品信 息齐全,而且有很多商情信息,另外就是,中电网最近几年在在线研讨会方面做的不错,很多国际大厂都在这个网站做视频研讨会,是个学习提升的好途径。总体评 价:
内容:★★★
速度:★★★★
服务功能:★★★★

5、
国际电子商情www.esmchina.com
很多朋友可能会跳起来,国际电子商情也是工程师要去的吗?回答是:“当然!”虽然这个网站的很多内容是面向采购、决策 层的,但是我们都知道,现在电子产品设计中成本因素占有很大比重,所以设计工程师现在也必须关心成本,而且这个网站提供很多最新的系统产品信息和产业信 息,方面设计人员了解产业动态信息,所以也推荐一下。总体评价:
内容:★★★★
速度:★★★★
服务功能:★★★

6、
电子产品世界 www.eepw.com.cn
《电子产品世界》杂志是国家3A级核心刊物,是由中国科技信息研究所(ISTIC)和美国国际数据集团(IDG)合办的,已经有15年的历史了。凭借杂志的名气和内容,电子产品世界网站也有很好的表现,尤其最近这个网站进行了改版,加强了互动性,其内容质量也得到了提升,有比较大的发展潜力。总体评价:
内容:★★
速度:★★★★
服务功能:★★★★★

7、
CSDN
www.csdn.net

做软件的朋友都知道这个网站,就知道这个网站的名气有多大了。我知道很多做软件的朋友经常泡在这个网站,因为这个网站的服务功能、内容信息做的都是中国最好的,而且有很多大虾都在这里开博,是学习提高的最佳场所。总体评价:
内容:★★★★
速度:★★★★
服务功能:★★★★★

8、
电子系统设计www.ed-china.com
电子系统设计网站虽然推出的历史不长,但是它的合作方Penton是美国排行第三的专业媒体,其内容风格是突出实用设计,电子系统设计网站也继承了这个传统,网站有很多实用性很强的技术方案和设计技巧,是初学者学习提高的好地方。另外,这个网站的论坛也有很多好帖,对刚入门的工程师来说很有帮助。总的点评如下:
内容:★★★★
速度:★★★★
服务功能:★★★★

9、
www.alldatasheet.com

这个不用多说了,做硬件设计的工程师几乎都去过这个网站,它提供最全最对的datasheet信息,是设计人员还的好帮手,不过,要是中文版的datasheet能多点就好了。总体评价:
内容:★★★
速度:★★★
服务功能:★★★★

10、
我爱研发网www.52rd.com
这个网站是专门针对研发人员而开设的,其目标是为研发人员提供和分析最新行业咨询和技术趋势。它的一大特色是针对手机的信息特别多,而且信息也比较全。另外,它的博客做的也不错,有很多基础知识,是学习交流提高的好地方。总体评价:
内容:★★★
速度:★★★★
服务功能:★★★★

点击此处查看原文 >>

系统分类: 单片机   |    用户分类:    |    来源: 无分类

评论(0) | 阅读(40)
发表于:2008-8-26 7:55:59
标签:无标签

0

时钟芯片DS1305的使用详解(转)

关于Dallas公司的串行实时钟芯片DS1305工作原理,在参考文献[2]有详细的介绍,本文不再赘述。本文从C51的角度,来详细介绍DS1305在我们所研制的无纸记录仪上的实现。

1 C51的特点
  C语言是一种编译型程序设计语言,它兼顾了多种高级语言的特点,并具备汇编语言的功能。C语言有功能丰富的库函数,运算速度快,编译效率高,有良好的可移植性而且可以直接实现对系统硬件的控制。
  C语言是一种结构化程序设计语言,它支持由顶向下结构化程序设计技术。
  C语言程序具有完善的模块化程序结构,从而为软件开发中采用模块化程序设计方法提供了有力保障。因此,使用C语言进行程序设计来编写目标系统软件会大大缩短开发周期,增加软件的可读性,便于改进和扩充。
本系统采用Keil公司的C51编译器,版本为V6.10a。

2 DS1305与AT89C55WD的连接图
  见图1
  说明:本系统SERMODE 脚与VCC相连,为MOTOROLA SPI 方式。INT0脚与AT89C55WD的INT0脚相连,对时钟进行每秒中断1次编程,CPU每秒对4个通道进行采样。

3 DS1305引脚定义
根据C51 所提供的定义关键字SBIT,进行如下的定义:
SBIT clk_ce=P1^3; /*时钟片选*/
SBIT sclk_bit=P2^4; /*时钟脉冲输入端*/
SBIT sdi_bit=P2^6; /*时钟输入引脚*/
SBIT sdu_bit=P2^7; /*时钟输出引脚*/

说明:P1^3 等价于汇编语言P1.3的用法,由C51头文件REG51.H定义,形式如下:
#include
3 时钟初始化
对DS1305的初始化主要有如下三个写操作:
往控制寄存器写0x05;
往状态寄存器写0x01;
往涓流充电寄存器写0xa5;
对应的C51程序如下,该程序调用了子程序dswr(uchar ac)在其后说明:

initclock() /*时钟初始化*/
{
sclk_bit=0;
dswr(0x8f);/* 往控制寄存器写0x05*/
dswr(0x05);

dswr(0x90); /*往状态寄存器写0x01 */
dswr(0x01);

dswr(0x91); /*往涓流充电寄存器写0xa5*/
dswr(0xa5);
}

函数dswr 中用到参数uchar 是在C51 主程序开始定义的无符号字符:
#define unsigned char uchar
有了上述定义,整个程序都可以这样使用。

dswr(uchar ac) /*ACC中的数据从高位开始送入ds1305 */
{
uchar i;
clk_ce=1;
sdu_bit=1;
for (i=0;i<8;i++)
{
sdi_bit=(ac&0x80==0x80)?1:0;
sclk_bit=1;
sclk_bit=0;
ac=ac<<1;
}
}

4 时钟的读
uchar dsrd() /*读时钟*/
{
uchar i,j,ac=0,x;
clk_ce=1;
for (i=0;i<=7;i++)
{
sclk_bit=1;
j=2;
while (j--);
sclk_bit=0;
x=P2;
ac=(x&0x80)>>i|ac;/*高位在前,底位在后*/
}
return (ac);
clk_ce=0;
}

说明:因为DS1305为串行方式,每次输出1位,且高位在前,故上述程序用了向右移位再与原值相或的技巧来实现。
5 时钟的设置

clockset() /*时钟设置*/
{
uchar i,j;
sclk_bit=0;
dswr(0x8f);/* 往控制寄存器写0x05*/
dswr(0x05);
clk_ce=0;
sclk_bit=0;
for (i=0x80,j=0;i<=0x86;i++)
if(i!=0x83)
{
clk_ce=1;
dswr(i);/*address*/
dswr(y_m_d_h_m[5-j]);/*data*/
j++;
clk_ce=0;

}

clockwp();
}

函数中用到数组y_m_d_h_m存放的是即将写入时钟的年、月、日、时、分和秒的压缩的BCD码,在主程序中定义为
uchar y_m_d_h_m[6]={0x01,0x05,0x19,0x23,0x10,0x00};

一旦设置好,就必须调用时钟写保护来防止对时钟的误操作。
clockwp() /*时钟写保护*/
{
clk_ce=1;
dswr(0x8f);
dswr(0x45);
clk_ce=0;
}

6 时间的显示
  在我们所研制的无纸记录仪,显示采用液晶显示器,因为液晶显示器不同,则为液晶显示器所写的驱动程序也不一样,在此不对液晶显示器部分进行详细说明,而仅对于我们所采用的技巧做一说明。
先定义两个数组:
其一:
uchar clock[]={0x00,0x00,0x00,0x00,0x00,0x00};/*秒、分、时、日、月、年*/
该数组把从时钟读来压缩BCD数据暂存于此。
其二:
从BCD码转换为非压缩BCD码。

uchar dispclock[]={0x12,0x10,0x10,0x11,0x0d,0x10,0x17,0x0d,0x11,0x10,0x00,0x11,0x12,0x1a,0x11,0x18,0x1a,0x11,0x18};


/*年、月、日、星期、时、分、秒*/

例子:2001-07-10 12:18:18
0x10...0x19,0x0d,0x1a分别是液晶显示器内部CG-ROM字符0-9,- 和 :的压缩BCD码。

clockread() /* 读时钟数据送入clock数组*/
{
uchar i,ac,j,m=1;
for (i=0;i<7;i++)
{
dswr(i);
ac=dsrd() ;

switch (i)
{
case 0:
case 1:
case 2: clock[i]=ac ;break;
case 3: break;
default:clock[i-1]=ac;
}
clk_ce=0;
}

}


clockdisp() /*把时间显示数组中的数据显示*/
{
uchar j="DELAY";
uchar ac,i;
for (i=0;i<=5;i++) /* 把clock 数组中的BCD码转换成clockdisp的非压缩BCD码*/
{
ac=clock[i];
ac= ac>>4;
ac+=0x10;
dispclock[2+3*(5-i)]=ac;
ac=clock[i];
ac=ac & 0x0f;
ac+=0x10;
dispclock[2+3*(5-i)+1]=ac;
}
/*以下是对液晶进行操作*/
data_wri(0);
data_wri(0);
com_wri(0x24);
com_wri(0xb0);
for (i=0;i<19;i++)
{
wait3();
lcd_ce=0;
PLCD_DATA=dispclock[i];
while (j--);
lcd_ce=1;
j=DELAY;
}
lcd_ce=0;
com_wri(0xb2);
lcd_ce=1;
}

7 时钟每秒中断一次
clockalarm()
{
uchar set[]={0x87,0x81,0x88,0x81,0x89,0x80,0x8a, 0x80,0x8f,0x05,0x90,0x01,0x91,0xa5};
uchar i,j;
clk_ce=0;
sclk_bit=0;
i=0;
for (j=0;j<7;j++)
{
dswr(set[i++]);
dswr(set[i++]);
clk_ce=0;
i=2;
while (i--);
}

}

8 结论
  我们用C51对DS1305进行编程,可读性强,模块化好,结构清晰,方便今后的系统维护,应用于我们开发的无纸记录仪中,运行稳定,效果良好。该系统已经通过福建省科技庁的鉴定。


参考文献

[1] 马忠梅等 单片机的C语言应用程序设计 北京航空航天大学出版社,2000年 修订版
[2] 王润田等 串行时钟DS1305在野外自容式设备中的应用 电子技术1999年第11期
[3] DALLAS 公司DS1305 Serial Alarm Real Time Clock(RTC) Data Sheet 08/10/99

点击此处查看原文 >>

系统分类: 消费电子   |    用户分类:    |    来源: 无分类

评论(0) | 阅读(128)
发表于:2008-8-7 7:51:07
标签:无标签

1

加阻抗匹配的CC2430模块经调试好使啦~

     前段时间买了 BD2425N50200A00,用于代替 CC2430模块PCB板上弯曲走线部分,经测试在无障碍的情况下可以但到80m.

    不过这个器件不好买,当时花了不少钱,国内没有现货,呵呵,从国外邮购的,光邮费就花了4百多~    老师在这方面还是很慷慨的~

    下一步打算做拓展通信距离的实验,可惜当除刚买了一个集成PA、LNA等的IC(TM2001),没几天,TI 就出CC2591啦,而且给的参考资料还挺全的!

     有没有做过这方面研究的,大家可以交流 交流~ 前短时间买了 BD2425N50200A00,用于代替 CC2430模块PCB板上弯曲走线部分,经测试在无障碍的情况下可以但到80m.

    不过这个器件不好买,当时花了不少钱,国内没有现货,呵呵,从国外邮购的,光邮费就花了4百多~    老师在这方面还是很慷慨的~

    下一步打算做拓展通信距离的实验,可惜当除刚买了一个集成PA、LNA等的IC(TM2001),没几天,TI 就出CC2591啦,而且给的参考资料还挺全的!

     有没有做过这方面研究的,大家可以交流 交流~

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类: 无分类    |    来源: 无分类

评论(1) | 阅读(259)
发表于:2008-8-7 7:37:21
标签:无标签

2

常用IC的封装尺寸

对于常用IC的封装尺寸都有,对于PCB封装制作很有帮助的点击下载

点击此处查看原文 >>

系统分类: PCB   |    用户分类:    |    来源: 无分类

评论(4) | 阅读(405)
发表于:2008-8-5 8:38:37
标签:无标签

2

ZigBee无线节点电池功率的优化

作者:UC San Diego,Saul Lopez

圣地亚哥气电公司即将推出一个野心勃勃的先进计量架构(AMI)家域网(HAN)来用于该地区的需求响应(DR)和能源效率(EE)项目。目前该公司正在和当地的圣地亚哥州立大学、加州大学圣地亚哥分校以及加州大学伯克利分校合作,以开发一个高效、可靠且低成本的AMI HAN无线系统,用于控制圣地亚哥日益增加的能源需求。

运行这类系统必须考虑的一个重要因素就是无线设备电池的优化。我们需要设计出高能效的通讯节点来优化电池寿命。其中一个可以用来执行HAN系统的方法就是利用ZigBee无线技术。

ZigBee是一种无线技术软件协议,堆栈于802.15.4物理PHY和媒体访问控制MAC层之上;媒体访问控制MAC层又包含了采用免许可费的868/915/2.4 GHz频带的无线个域网(WPAN)。由于ZigBee的无线技术属性,以及最终设备/传感器都有可能采用电池供电,所以我们必须找到正确的方法来优化电池的效率和寿命。因此,延长无线传感器节点的电池寿命和优化就变得必不可少且至关重要。这是在设计ZigBee无线传感器网络时必须研究并实现的。

在处理无线节点时,有三个主要的方法可以对电池进行优化,包括电池管理、传输功率和系统功率。本文将主要讨论传输功率的管理,尤其从天线设计、功率校准和时间性控制等方面来讨论。

为了扩大信号范围,我们可以通过增加天线的方向增益并降低每次传输的功率要求来优化能效(天线的方向分为单向、全方向 - 天线向各个方向辐射功率和双向-向两个相反的方向辐射功率)。

从定义上来讲,天线的方向增益是“测量辐射功率在某个特定方向的集中的参数”。这样的目的是在传输过程中将所耗费的能量尽可能多地导向一个方向而不是向各个方向发散,从而增强某个方向信号的功率强度。

电灯泡和手电筒之间的对比就跟这个很类似。电灯泡和手电筒都能够发光,但是由于手电筒的光是汇聚到一个方向的,所以它在这个方向的光照强度是最强的。而手电筒的缺点当然就是它无法同时照射到其它方向。如果能够以这样的方式来处理HAN物理拓扑以将信号不足的情况最小化,也不失为一个不错的选择。

但是,在只使用一个天线单元的时候,情况可能又稍有不同。因此,要实现更好的方向性,就需要天线阵列。天线阵列从根本上来说就是“多个组合到一起以产生特定辐射特性的辐射单元”。但是,尽管这给天线的设计增加了复杂性并提高了设计成本,如果设计人员愿意为了实现电池优化而不管设计的复杂性,这也是一个可以考虑的方法。


之所以这么做,是因为技术人员和安装人员会利用这一特性以便能最好地配置物理网络拓扑以及节点和传感器的单独设置。而且,现在已经拥有能以微波传送带形式应用天线的技术,更使得这一方案变得完全可行了。

在功率设定方面,TI CC2431 SoC有16套不同的输出功率设置。我们的目的是通过设置正确的输出功率,并完全符合与其它Zigbee设备通讯所需的功率要求,从而延长电池寿命。

如果过度补偿,电池会在每次传输信号时丢失宝贵的能量。而如果补偿不够,电池也会损失能量,因为它会不停地传输,直到从其试图通信的设备那里收到返回的确认信息。

所以,通过正确设置输出传输功率,就可以延长电池的寿命。从本质上说,这个方案是牺牲了覆盖范围,而降低了功耗。

 

第三个可以考虑的方法是时间性控制。顾名思义,时间性控制是与时间相关的。在这个方法中,我们本质上是在将传感器节点和路由器以及协调器之间的通信进行时序安排或同步,

来自Colorado Springs科罗拉多大学视象和安全技术实验室的Terrence E. Boult教授表示:“系统无法让一个节点去唤醒临近的节点,所以我们必须有一个办法可以给节点安排时序,以便在合适的时间将节点唤醒。”

这个方法的一个好处就是可以避免在某个设备工作时要利用它来进行通信。如果在试图连接某个设备时该设备正在工作,那么它就会清除之前的工作并重新开始通信。这样显然浪费了宝贵的电池能量。所以,应用层的时间性控制达到了延长电池寿命的要求。

下面的表格显示了Boult在这一课题上的研究实验数据。从数据可以看出,相比于正常的Zigbee传输方案,当你延长两次之间的间隔时,时间性控制的方案说耗费的功率要降低一半多。

因此,从这些实验数据我们可以得出结论:在Zigbee无线网络中,进行时间性控制是延长电池寿命的最佳方法。如表格2所示


表格2:时间性控制能带来更长的电池寿命

我们在本文讲述并提出了三种电池优化的方法。这三种方法都可以通过传输功率管理来延长电池寿命。功率设置可以实现对家庭内通信所需传输功率的有效调准。

天线功率方向增益的目的是为了将能量使用率最大化,从而最小化传输所需功率。最后,我们还从应用层的角度考虑了时间性控制这个方法。

这个方法考虑了高层网络通信协议来在网络内部消除占线信号,从而消除会浪费宝贵能量的传输。本文还展示并验证了有关如何在ZigBee无线网络中降低能耗的实验的数据。

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类:    |    来源: 转贴

评论(1) | 阅读(221)
发表于:2008-5-21 17:03:33
标签:无标签

0

IC封装编码规则一网打尽(转)

 IC封装编码规则一网打尽

1、BGA(ball grid array)
球形触点陈列,表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以
代替引脚,在印刷基板的正面装配LSI 芯片,然后用模压树脂或灌封方法进行密封。也称为凸
点陈列载体(PAC)。引脚可超过200,是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。例如,引脚中心距为1.5mm 的360 引脚
BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不
用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的,首先在便携式电话等设备中被采用,今后在美国有可
能在个人计算机中普及。最初,BGA 的引脚(凸点)中心距为1.5mm,引脚数为225。现在也有
一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为,
由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为
GPAC(见OMPAC 和GPAC)。


2、BQFP(quad flat package with bumper)
带缓冲垫的四侧引脚扁平封装。QFP 封装之一,在封装本体的四个角设置突起(缓冲垫)以
防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用
此封装。引脚中心距0.635mm,引脚数从84 到196 左右(见QFP)。


3、碰焊PGA(butt joint pin grid array)
表面贴装型PGA 的别称(见表面贴装型PGA)。


4、C-(ceramic)
表示陶瓷封装的记号。例如,CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。


5、Cerdip
用玻璃密封的陶瓷双列直插式封装,用于ECL RAM,DSP(数字信号处理器)等电路。带有
玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心
距2.54mm,引脚数从8 到42。在日本,此封装表示为DIP-G(G 即玻璃密封的意思)。


6、Cerquad
表面贴装型封装之一,即用下密封的陶瓷QFP,用于封装DSP 等的逻辑LSI 电路。带有窗
口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好,在自然空冷条件下可容许1.5~
2W 的功率。但封装成本比塑料QFP 高3~5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、
0.4mm 等多种规格。引脚数从32 到368。


7、CLCC(ceramic leaded chip carrier)
带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形。
带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为
QFJ、QFJ-G(见QFJ)。


8、COB(chip on board)
板上芯片封装,是裸芯片贴装技术之一,半导体芯片交接贴装在印刷线路板上,芯片与基
板的电气连接用引线缝合方法实现,芯片与基板的电气连接用引线缝合方法实现,并用树脂覆
盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术,但它的封装密度远不如TAB 和倒片
焊技术。


9、DFP(dual flat package)
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法,现在已基本上不用。


10、DIC(dual in-line ceramic package)
陶瓷DIP(含玻璃密封)的别称(见DIP).


11、DIL(dual in-line)
DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。


12、DIP(dual in-line package)
双列直插式封装。插装型封装之一,引脚从封装两侧引出,封装材料有塑料和陶瓷两种。
DIP 是最普及的插装型封装,应用范围包括标准逻辑IC,存贮器LSI,微机电路等。
引脚中心距2.54mm,引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm
和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分,
只简单地统称为DIP。另外,用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。


13、DSO(dual small out-lint)
双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。


14、DICP(dual tape carrier package)
双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利
用的是TAB(自动带载焊接)技术,封装外形非常薄。常用于液晶显示驱动LSI,但多数为定制品。
另外,0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本,按照EIAJ(日本电子机械工
业)会标准规定,将DICP 命名为DTP。


15、DIP(dual tape carrier package)
同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。


16、FP(flat package)
扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采
用此名称。


17、flip-chip
倒焊芯片。裸芯片封装技术之一,在LSI 芯片的电极区制作好金属凸点,然后把金属凸点
与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技
术中体积最小、最薄的一种。
但如果基板的热膨胀系数与LSI 芯片不同,就会在接合处产生反应,从而影响连接的可靠
性。因此必须用树脂来加固LSI 芯片,并使用热膨胀系数基本相同的基板材料。


18、FQFP(fine pitch quad flat package)
小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采
用此名称。


19、CPAC(globe top pad array carrier)
美国Motorola 公司对BGA 的别称(见BGA)。


20、CQFP(quad fiat package with guard ring)
带保护环的四侧引脚扁平封装。塑料QFP 之一,引脚用树脂保护环掩蔽,以防止弯曲变形。
在把LSI 组装在印刷基板上之前,从保护环处切断引脚并使其成为海鸥翼状(L 形状)。这种封装
在美国Motorola 公司已批量生产。引脚中心距0.5mm,引脚数最多为208 左右。


21、H-(with heat sink)
表示带散热器的标记。例如,HSOP 表示带散热器的SOP。


22、pin grid array(surface mount type)
表面贴装型PGA。通常PGA 为插装型封装,引脚长约3.4mm。表面贴装型PGA 在封装的
底面有陈列状的引脚,其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法,因而也称
为碰焊PGA。因为引脚中心距只有1.27mm,比插装型PGA 小一半,所以封装本体可制作得不
怎么大,而引脚数比插装型多(250~528),是大规模逻辑LSI 用的封装。封装的基材有多层陶
瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。


23、JLCC(J-leaded chip carrier)
J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半
导体厂家采用的名称。


24、LCC(Leadless chip carrier)
无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高
速和高频IC 用封装,也称为陶瓷QFN 或QFN-C(见QFN)。


25、LGA(land grid array)
触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已
实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA,应用于高速逻辑
LSI 电路。
LGA 与QFP 相比,能够以比较小的封装容纳更多的输入输出引脚。另外,由于引线的阻抗
小,对于高速LSI 是很适用的。但由于插座制作复杂,成本高,现在基本上不怎么使用。预计
今后对其需求会有所增加。


26、LOC(lead on chip)
芯片上引线封装。LSI 封装技术之一,引线框架的前端处于芯片上方的一种结构,芯片的
中心附近制作有凸焊点,用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的
结构相比,在相同大小的封装中容纳的芯片达1mm 左右宽度。


27、LQFP(low profile quad flat package)
薄型QFP。指封装本体厚度为1.4mm 的QFP,是日本电子机械工业会根据制定的新QFP
外形规格所用的名称。


28、L-QUAD
陶瓷QFP 之一。封装基板用氮化铝,基导热率比氧化铝高7~8 倍,具有较好的散热性。
封装的框架用氧化铝,芯片用灌封法密封,从而抑制了成本。是为逻辑LSI 开发的一种封装,
在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚(0.65mm
中心距)的LSI 逻辑用封装,并于1993 年10 月开始投入批量生产。


29、MCM(multi-chip module)
多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分
为MCM-L,MCM-C 和MCM-D 三大类。
MCM-L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高,成本较低。
MCM-C 是用厚膜技术形成多层布线,以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件,与使
用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM-L。
MCM-D 是用薄膜技术形成多层布线,以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组件。
布线密谋在三种组件中是最高的,但成本也高。


30、MFP(mini flat package)
小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。


31、MQFP(metric quad flat package)

按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为
0.65mm、本体厚度为3.8mm~2.0mm 的标准QFP(见QFP)。


32、MQUAD(metal quad)
美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材,用粘合剂密封。在自然空冷
条件下可容许2.5W~2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产。


33、MSP(mini square package)
QFI 的别称(见QFI),在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。


34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见
BGA)。


35、P-(plastic)
表示塑料封装的记号。如PDIP 表示塑料DIP。


36、PAC(pad array carrier)
凸点陈列载体,BGA 的别称(见BGA)。


37、PCLP(printed circuit board leadless package)
印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引
脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。


38、PFPF(plastic flat package)
塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。


39、PGA(pin grid array)
陈列引脚封装。插装型封装之一,其底面的垂直引脚呈陈列状排列。封装基材基本上都采
用多层陶瓷基板。在未专门表示出材料名称的情况下,多数为陶瓷PGA,用于高速大规模逻辑
LSI 电路。成本较高。引脚中心距通常为2.54mm,引脚数从64 到447 左右。
了为降低成本,封装基材可用玻璃环氧树脂印刷基板代替。也有64~256 引脚的塑料PGA。
另外,还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装
型PGA)。

40、piggy back
驮载封装。指配有插座的陶瓷封装,形关与DIP、QFP、QFN 相似。在开发带有微机的设
备时用于评价程序确认操作。例如,将EPROM 插入插座进行调试。这种封装基本上都是定制
品,市场上不怎么流通。


41、PLCC(plastic leaded chip carrier)
带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出,呈丁字形,
是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用,现在已经普
及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm,引脚数从18 到84。
J 形引脚不易变形,比QFP 容易操作,但焊接后的外观检查较为困难。
PLCC 与LCC(也称QFN)相似。以前,两者的区别仅在于前者用塑料,后者用陶瓷。但现
在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PCLP、P
-LCC 等),已经无法分辨。为此,日本电子机械工业会于1988 年决定,把从四侧引出J 形引
脚的封装称为QFJ,把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。


42、P-LCC(plastic teadless chip carrier)(plastic leaded chip currier)
有时候是塑料QFJ 的别称,有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分
LSI 厂家用PLCC 表示带引线封装,用P-LCC 表示无引线封装,以示区别。


43、QFH(quad flat high package)
四侧引脚厚体扁平封装。塑料QFP 的一种,为了防止封装本体断裂,QFP 本体制作得
较厚(见QFP)。部分半导体厂家采用的名称。


44、QFI(quad flat I-leaded packgac)
四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出,向下呈I 字。
也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分,贴装占有面积小
于QFP。
日立制作所为视频模拟IC 开发并使用了这种封装。此外,日本的Motorola 公司的PLL IC
也采用了此种封装。引脚中心距1.27mm,引脚数从18 于68。


45、QFJ(quad flat J-leaded package)
四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出,向下呈J 字形。
是日本电子机械工业会规定的名称。引脚中心距1.27mm。
材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC),用于微机、门陈列、
DRAM、ASSP、OTP 等电路。引脚数从18 至84。
陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及
带有EPROM 的微机芯片电路。引脚数从32 至84。


46、QFN(quad flat non-leaded package)
四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业
会规定的名称。封装四侧配置有电极触点,由于无引脚,贴装占有面积比QFP 小,高度比QFP
低。但是,当印刷基板与封装之间产生应力时,在电极接触处就不能得到缓解。因此电极触点
难于作到QFP 的引脚那样多,一般从14 到100 左右。
材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。
塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外,
还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P-LCC 等。


47、QFP(quad flat package)
四侧引脚扁平封装。表面贴装型封装之一,引脚从四个侧面引出呈海鸥翼(L)型。基材有陶
瓷、金属和塑料三种。从数量上看,塑料封装占绝大部分。当没有特别表示出材料时,多数情
况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器,门陈列等数字逻辑LSI 电路,而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距有1.0mm、0.8mm、
0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。
日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP
的外形规格进行了重新评价。在引脚中心距上不加区别,而是根据封装本体厚度分为
QFP(2.0mm~3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。
另外,有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。
但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP,至使名称稍有一些混乱。
QFP 的缺点是,当引脚中心距小于0.65mm 时,引脚容易弯曲。为了防止引脚变形,现已
出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP);带树脂保护
环覆盖引脚前端的GQFP(见GQFP);在封装本体里设置测试凸点、放在防止引脚变形的专用夹
具里就可进行测试的TPQFP(见TPQFP)。
在逻辑LSI 方面,不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为
0.4mm、引脚数最多为348 的产品也已问世。此外,也有用玻璃密封的陶瓷QFP(见Gerqad)。


48、QFP(FP)(QFP fine pitch)
小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm、
0.3mm 等小于0.65mm 的QFP(见QFP)。


49、QIC(quad in-line ceramic package)
陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。


50、QIP(quad in-line plastic package)
塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。


51、QTCP(quad tape carrier package)
四侧引脚带载封装。TCP 封装之一,在绝缘带上形成引脚并从封装四个侧面引出。是利用
TAB 技术的薄型封装(见TAB、TCP)。


52、QTP(quad tape carrier package)
四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用的
名称(见TCP)。


53、QUIL(quad in-line)
QUIP 的别称(见QUIP)。


54、QUIP(quad in-line package)
四列引脚直插式封装。引脚从封装两个侧面引出,每隔一根交错向下弯曲成四列。引脚中
心距1.27mm,当插入印刷基板时,插入中心距就变成2.5mm。因此可用于标准印刷线路板。是
比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采用了些
种封装。材料有陶瓷和塑料两种。引脚数64。


55、SDIP (shrink dual in-line package)
收缩型DIP。插装型封装之一,形状与DIP 相同,但引脚中心距(1.778mm)小于DIP(2.54mm),
因而得此称呼。引脚数从14 到90。也有称为SH-DIP 的。材料有陶瓷和塑料两种。


56、SH-DIP(shrink dual in-line package)
同SDIP。部分半导体厂家采用的名称。


57、SIL(single in-line)
SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。


58、SIMM(single in-line memory module)
单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插座
的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格。
在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人
计算机、工作站等设备中获得广泛应用。至少有30~40%的DRAM 都装配在SIMM 里。


59、SIP(single in-line package)
单列直插式封装。引脚从封装一个侧面引出,排列成一条直线。当装配到印刷基板上时封
装呈侧立状。引脚中心距通常为2.54mm,引脚数从2 至23,多数为定制产品。封装的形状各
异。也有的把形状与ZIP 相同的封装称为SIP。


60、SK-DIP(skinny dual in-line package)
DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见
DIP)。


61、SL-DIP(slim dual in-line package)
DIP 的一种。指宽度为10.16mm,引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。


62、SMD(surface mount devices)
表面贴装器件。偶而,有的半导体厂家把SOP 归为SMD(见SOP)。


63、SO(small out-line)
SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。


64、SOI(small out-line I-leaded package)
I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形,中心距
1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引脚数
26。


65、SOIC(small out-line integrated circuit)
SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。


66、SOJ(Small Out-Line J-Leaded Package)
J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形,故此得名。
通常为塑料制品,多数用于DRAM 和SRAM 等存储器LSI 电路,但绝大部分是DRAM。用SOJ
封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm,引脚数从20 至40(见SIMM)。


67、SQL(Small Out-Line L-leaded package)
按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。


68、SONF(Small Out-Line Non-Fin)
无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别,有意
增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。

69、SOF(small Out-Line package)
小外形封装。表面贴装型封装之一,引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料
和陶瓷两种。另外也叫SOL 和DFP。
SOP 除了用于存储器LSI 外,也广泛用于规模不太大的ASSP 等电路。在输入输出端子不
超过10~40 的领域,SOP 是普及最广的表面贴装封装。引脚中心距1.27mm,引脚数从8~44。
另外,引脚中心距小于1.27mm 的SOP 也称为SSOP;装配高度不到1.27mm 的SOP 也称为
TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。


70、SOW (Small Outline Package(Wide-Jype))
宽体SOP。部分半导体厂家采用的名称。

点击此处查看原文 >>

系统分类: 测试测量   |    用户分类:    |    来源: 无分类

评论(0) | 阅读(235)
发表于:2008-5-18 23:18:35
标签:无标签

0

2.4G 射频双向功放的设计与实现(转)

武汉大学电子信息学院 方舒 武汉大学DSP&SOC实验室 张辉全

在两个或多个网络互连时,无线局域网的低功率与高频率限制了其覆盖范围,为了扩大覆盖范围,可以引入蜂窝或者微蜂窝的网络结构或者通过增大发射功率扩大覆盖半径等措施来实现。前者实现成本较高,而后者则相对较便宜,且容易实现。现有的产品基本上通信距离都比 较小,而且实现双向收发的比较少。 本文主要研究的是距离扩展射频前端的方案与硬件的实现,通过增大发射信号功率、放大接收信号提高灵敏度以及选择增益较大的天线来实现,同时实现了双向收发,最终成果可以直接应用于与IEEE802.11b/g兼容的无线通信系统 中。


双向功率放大器的设计

双向功率放大器设计指标:
工作频率:2400MHz~2483MHz
最大输出功率:+30dBm(1W)
发射增益:≥27dB
接收增益:≥14dB
接收端噪声系数:< 3.5dB
频率响应:<±1dB
输入端最小输入功率门限:<?15dB m

具有收发指示功能

具有电源极性反接保护功能

根据时分双工TDD的工作原理,收发是分开进行的,因此可以得出采用图1的功放整体框图。

功率检波器信号输入端接在RF信号输入通道上的定向耦合器上。当无线收发器处在发射状态时,功率检波器检测到无线收发器发出的信号,产生开关切换信号控制RF开关打向发射PA通路,LNA电路被断开,双向功率放大器处在发射状态。当无线收发器处在接收状态时,功率检波器由于定向耦合器的单方向性而基本没有输入信号,这时通过开关切换信号将RF开关切换到LNA通路,PA通路断开,此时双向功率放大器处在接收状态。
下面介绍重点部位的设计:

发射功率放大(PA)电路

发射功率放大电路的作用是将无 线收发器输入功率放大以达到期望输出功率。此处选择单片微波集成电路(MMIC)作为功率放大器件,并采用两级级联的方式来同时达到最大输出功率与增益的要求。前级功率放大芯片选择RFMD公司的 RF5189,该芯片主要应用在IEEE802.11b WLAN、2.4GHz ISM频段商用及消费类电子、无线局域网系统、扩频与MMDS系统等等。RF5189的增益可以通过VREG引脚电压控制,在本设计中VREG电压取+3V,使RF5189具有最大增益。RF5189在2.412GHz~2.482GHz频段增益变化幅度约为0.6dB,线性度较高。由于RF5189片内集成了输入输出端口的匹配电路与RF隔直电容,所以RF5189输入输出端直接加特性阻抗为50Ω的传输线进行信号的传输。应用电路如图2。

第二级功率放大芯片采用RFMD公 司的RF2126。RF2126的功率控制端接到RF5189功率控制端,两片功 率放大芯片采用统一的控制电压信号进行控制。它的输入输出阻抗并不是50Ω,所以需要外加匹配电路,匹配电路中使用的电容选择自谐振频率与Q值高,等效串连阻抗ESR很小的射频电容,以减小信号在阻抗匹配电路中的损耗。在本设计中阻抗匹配电容选 择美国技术陶瓷(ATC)公司的ATC100A系列陶瓷电容,它的品质因素(Q值):>10000@1MHz应用电路如图3。

低噪声放大(LNA)电路的设计

低噪声放大芯片选择Hittite公司的HMC286E。HMC286E是专门为2.3GHz~2.5GHz的扩频系统设计的低噪声放大器(LNA),在+3V供电情况下可以提供19dB信号增益和1.7dB的低噪声系数,并且耗电仅8.5mA。在2.4GHz时的一阶增益压缩点(P1dB)是+6dBm,三阶交调截取点(IP3)是+12dBm。

在接收低噪声放大器(LNA)输入端加一级带通滤波器,考虑到实际功放尺寸的限制,本设计采用表面安装的低温烧结陶瓷(LTCC,Low-Temperature Cofired Ceramics)带通滤波器BF2520-B2R4CAC。它的插入损耗很小,最大为1.5dB。
BF2520-B2R4CAC带通滤波器S参数如图4所示。

收发切换电路的设计

为 了使功放电路可以工作在TDD模式下,在R F 收发器端和天线端 各加一个射频单刀双掷( SPDT) 开关。直接采用S kyWorks 公司的GaAs 集成 SPDT开关芯片AS179-92。该芯片插入损耗为0.4db,上升下降时间为10ns。

功率检测电路的设计

切换控制信号通过对功率检波器输出信号整形变换得到,因此功率检测电路的性能对实现收发控制至关重要。功率检测芯片选择Linear公司的LT5534ESC6。为了不使在接收状态下,接收功率较大时功率检波器输出大电压值,还有就是使功率检测电路的引入不影响信号通路的特性阻抗,因此功率检波器RF输入端不直接接在功率放大器信号输入端,而是采用微带线定向耦合器从RF通路中耦合出一部分功率输入到功率检测电路中。耦合微带线定向耦合器用ADS2005A的无源电路设计向导(Passive Circuit DesignGuide)来设计。对设计出来的耦合微带线定向耦合器进行S参数仿真,界面为图5。


在2.45GHz处,S11=?36.85dB,S21=?0.19dB,S31=?22.70dB,S41=?15.08dB。所以方向性系数D=5.62dB。

最终取微带耦合线的物理尺寸为:微带线宽度W=56mil,间距S=20mil,耦合线长L=650mil。

电平平移与驱动电路的设计

功率检测电路输出的是一个接近线性的电压信号而不是逻辑高低电平信号,不适合直接控制RF开关。因此需要一个电平平移与驱动电路来将单一的初始控制信号变成稳定的驱动能力强的一对反相的控制信号。所以电路采用一个三极管9011和一个双P沟道场效应管RF1K49093构成。电平平移与驱动 电路如图6所示。

双向功率放大器的测试

由于所设计的双向功率放大器是专门针对扩频通信系统的,所以输入输出信号都是扩频信号,而且工作频率较高,如果要观察信号波形的话对测试仪器要求很高,所以不适合采用时域测试方法。这里主要介绍采用频域测试方法来对双向功率放大器进行测试。

端口S参数的测试

采用安利公司的Anritsu 37269C矢 量网络分析仪测量,在2.4GHz~ 2.5GHz频段S参数数据见表1。

回波损耗(RL)=?10log 10 [(反射功率)/(入射功率)](dB)
S11即为功率放大器输入端的回波损耗,?S22即为功率放大器输出端的回波损耗。

发射功率放大增益测试

测试信源采用自行设计的ZigBee无线通信模块,输出为2.4G ISM频段直接序列扩频(DSSS)信号。

预先测出自制信源模块输出功率为: Pin=?9.2dBm。

自制信源模块输出信号频谱如图7所示。

测试结果如图8所示。



经过功率放大器后输出功率为:P OUT =18.8dBm,所以前向增益为:
G_{F}=Pout-Pin=18.8-(-9.2)=28dB

发射输入信号最小功率门限的测试

双向功放输入端接Agilent E8257D( 250kHz~40GHz)PSG模拟信号发生器,输出端接频谱分析仪。 测得最小功率门限为P INMIN = ? 21.5dBm。

接收信号放大增益测试

测试结果数据见表2。


相邻信道功率比(ACPR)测量

计算公式为ACPR=\frac{P_{ac}}{P_{mc}} (dBc)
对于信号源输出频谱(图9):
相邻信道功率比(Adjacent Channel Power Ratio)=40dBc
相间信道功率比(Alternate Channel Power Ratio)=59.6dBc
对于双向功率放大器输出频谱:
相邻信道功率比(Adjacent Channel Power Ratio)=39.3dBc
相间信道功率比(Alternate Channel Power Ratio)=62.8dBc

整体电路工作电流测试

发射状态

双向功放输入端输入 9dBm 2.45GHz信号,测试整机电流 I= 573mA

接收状态

双向功放输出端输入50dBm 2.45GHz信号,测试整机电流I= 52mA
所设计的双向功率放大器处在接收状态时通过控制发射功率放大模块的偏置电压使其均处在省电状态,大大减小了接收状态下的功耗。


结论

目前国内针对个人无线局域网的射频功率放大器的相关资料相对比较少,芯片厂商提供的器件手册也相当简略。本设计是学习IEEE802.15.4 2.4GHz扩频通信调制方法的基础上设计出适合于IEEE802.15.4的双向功率放大器,该功率放大器也可以直接用于IEEE802.11b/g收发 系统中。根据实际需要确定功率放大器的电路结构, 依次对发射功率放大电路、接收信号放大电路、收发切换电路、功率检测电路、电平平移与驱动电路以及电源管理电路的所需元器件选择和应用电路进行了非常详细的分析与设计。从测试结果看来,本设计已经达到了预期的要求,可以广泛应用到工程中。

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类:    |    来源: 无分类

评论(0) | 阅读(382)
发表于:2008-5-17 19:59:00
标签:无标签

1

C语言宏定义技巧(常用宏定义)【转】

写好C语言,漂亮的宏定义很重要,使用宏定义可以防止出错,提高可移植性,可读性,方便性 等等。下面列举一些成熟软件中常用得宏定义。。。。。。

 

1,防止一个头文件被重复包含

#ifndef COMDEF_H

#define COMDEF_H

  //头文件内容

#endif

2,重新定义一些类型,防止由于各种平台和编译器的不同,而产生的类型字节数差异,方便移植。

typedef  unsigned char      boolean;     /* Boolean value type. */

 

typedef  unsigned long int  uint32;      /* Unsigned 32 bit value */

typedef  unsigned short     uint16;      /* Unsigned 16 bit value */

typedef  unsigned char      uint8;       /* Unsigned 8  bit value */

 

typedef  signed long int    int32;       /* Signed 32 bit value */

typedef  signed short       int16;       /* Signed 16 bit value */

typedef  signed char        int8;        /* Signed 8  bit value */

 

 

//下面的不建议使用

typedef  unsigned char     byte;         /* Unsigned 8  bit value type. */

typedef  unsigned short    word;         /* Unsinged 16 bit value type. */

typedef  unsigned long     dword;        /* Unsigned 32 bit value type. */

 

typedef  unsigned char     uint1;        /* Unsigned 8  bit value type. */

typedef  unsigned short    uint2;        /* Unsigned 16 bit value type. */

typedef  unsigned long     uint4;        /* Unsigned 32 bit value type. */

 

typedef  signed char       int1;         /* Signed 8  bit value type. */

typedef  signed short      int2;         /* Signed 16 bit value type. */

typedef  long int          int4;         /* Signed 32 bit value type. */

 

typedef  signed long       sint31;       /* Signed 32 bit value */

typedef  signed short      sint15;       /* Signed 16 bit value */

typedef  signed char       sint7;        /* Signed 8  bit value */

 

3,得到指定地址上的一个字节或字

#define  MEM_B( x )  ( *( (byte *) (x) ) )

#define  MEM_W( x )  ( *( (word *) (x) ) )

4,求最大值和最小值

   #define  MAX( x, y ) ( ((x) > (y)) ? (x) : (y) )

   #define  MIN( x, y ) ( ((x) < (y)) ? (x) : (y) )

5,得到一个field在结构体(struct)中的偏移量

#define FPOS( type, field ) \

/*lint -e545 */ ( (dword) &(( type *) 0)-> field ) /*lint +e545 */

6,得到一个结构体中field所占用的字节数

#define FSIZ( type, field ) sizeof( ((type *) 0)->field )

7,按照LSB格式把两个字节转化为一个Word

#define  FLIPW( ray ) ( (((word) (ray)[0]) * 256) + (ray)[1] )

8,按照LSB格式把一个Word转化为两个字节

#define  FLOPW( ray, val ) \

  (ray)[0] = ((val) / 256); \

  (ray)[1] = ((val) & 0xFF)

9,得到一个变量的地址(word宽度)

#define  B_PTR( var )  ( (byte *) (void *) &(var) )

#define  W_PTR( var )  ( (word *) (void *) &(var) )

10,得到一个字的高位和低位字节

#define  WORD_LO(xxx)  ((byte) ((word)(xxx) & 255))

#define  WORD_HI(xxx)  ((byte) ((word)(xxx) >> 8))

11,返回一个比X大的最接近的8的倍数

#define RND8( x )       ((((x) + 7) / 8 ) * 8 )

12,将一个字母转换为大写

#define  UPCASE( c ) ( ((c) >= 'a' && (c) <= 'z') ? ((c) - 0x20) : (c) )

13,判断字符是不是10进值的数字

#define  DECCHK( c ) ((c) >= '0' && (c) <= '9')

14,判断字符是不是16进值的数字

#define  HEXCHK( c ) ( ((c) >= '0' && (c) <= '9') ||\

                       ((c) >= 'A' && (c) <= 'F') ||\

((c) >= 'a' && (c) <= 'f') )

15,防止溢出的一个方法

#define  INC_SAT( val )  (val = ((val)+1 > (val)) ? (val)+1 : (val))

16,返回数组元素的个数

#define  ARR_SIZE( a )  ( sizeof( (a) ) / sizeof( (a[0]) ) )

17,返回一个无符号数n尾的值MOD_BY_POWER_OF_TWO(X,n)=X%(2^n)

#define MOD_BY_POWER_OF_TWO( val, mod_by ) \

           ( (dword)(val) & (dword)((mod_by)-1) )

18,对于IO空间映射在存储空间的结构,输入输出处理

  #define inp(port)         (*((volatile byte *) (port)))

  #define inpw(port)        (*((volatile word *) (port)))

  #define inpdw(port)       (*((volatile dword *)(port)))

  

  #define outp(port, val)   (*((volatile byte *) (port)) = ((byte) (val)))

  #define outpw(port, val)  (*((volatile word *) (port)) = ((word) (val)))

  #define outpdw(port, val) (*((volatile dword *) (port)) = ((dword) (val)))

[2005-9-9添加] 

19,使用一些宏跟踪调试

A N S I标准说明了五个预定义的宏名。它们是:

_ L I N E _

_ F I L E _

_ D A T E _

_ T I M E _

_ S T D C _

如果编译不是标准的,则可能仅支持以上宏名中的几个,或根本不支持。记住编译程序

也许还提供其它预定义的宏名。

_ L I N E _及_ F I L E _宏指令在有关# l i n e的部分中已讨论,这里讨论其余的宏名。

_ D AT E _宏指令含有形式为月/日/年的串,表示源文件被翻译到代码时的日期。

源代码翻译到目标代码的时间作为串包含在_ T I M E _中。串形式为时:分:秒。

如果实现是标准的,则宏_ S T D C _含有十进制常量1。如果它含有任何其它数,则实现是

非标准的。

可以定义宏,例如:

当定义了_DEBUG,输出数据信息和所在文件所在行

#ifdef _DEBUG

#define DEBUGMSG(msg,date) printf(msg);printf(“%d%d%d”,date,_LINE_,_FILE_)

#else

      #define DEBUGMSG(msg,date) 

#endif

 

20,宏定义防止使用是错误

用小括号包含。

例如:#define ADD(a,b) (a+b)

用do{}while(0)语句包含多语句防止错误

例如:#difne DO(a,b) a+b;\

                   a++;

应用时:if(….)

          DO(a,b); //产生错误

        else

        

解决方法: #difne DO(a,b) do{a+b;\

                   a++;}while(0)

点击此处查看原文 >>

系统分类: 软件开发   |    用户分类:    |    来源: 无分类

评论(0) | 阅读(258)
发表于:2008-5-16 13:25:42
标签:无标签

0

有源晶振接法

有源晶振型号纵多,而且每一种型号的引脚定义都有所不同,接发也不同,下面我介绍一下有源晶振引脚识别,以方便大家

     有个点标记的为1脚,按逆时针(管脚向下)分别为234

     有源晶振通常的用法:一脚悬空,二脚接地,三脚接输出,四脚接电压。