怀念一起走过的青春岁月……

怀念一起走过的青春岁月……2000年的那个全明星之夜，10年后的今天，只想说：时间如过眼云烟，昨天今天明天——恍如隔世。周天又在球场上疯狂了一把，还能跳还能跑，只不过，一天后浑身酸痛……已经很久不再关注他们了，只不过最近的世锦赛又激起了我的兴趣，于是乎，在“虎扑”上看到了老猫退役的消息；再于是乎，大众很不自觉的会想起曾经的老大；我不否认叫了10年的“franchiese”和“特权”是因为你。只是很遗憾，那个喜欢叫特权的人虽然经常还会写博文，只不过，脑子里好像只有“0”和“1”了，文…

系统分类: 自由话题   |    用户分类: 资源共享    |    来源: 原创

该用户于2010/9/2 9:04:20编辑过该文章

硬件加速：用起来很美

硬件加速：用起来很美 其实在硬件加速方面，特权同学早想写一篇博文，只是苦于没有合适的对比题材。赶上最近的一个系统平台，整个SOPC，完全自己DIY外设系统，所以很大程度上会去考量外设到底是作为硬件外设、还是软件模拟外设，抑或是软硬兼施。在《图片显示速度测试报告》的博文中展现了相当让人无法忍受的软件运行效率，因此，系统必须优化，优化的最好途径就是用硬件来加速。那么，下文就有文章可做了。 也正好昨天的FTF展示了一款叫做Killer的游戏硬件加速引擎，给特权同学留下了较…

系统分类: CPLD/FPGA   |    用户分类: SOPC    |    来源: 原创

该用户于2010/8/26 10:50:34编辑过该文章

走马观花FTF

走马观花FTF 如果提起Motorola，相信不用懂电子的人也都知道。即便没有用过他们的产品也是见过。记得特权同学还是小朋友的时候，老爹腰间别的那那个滴滴作响的家伙上就有“MOTO”四个字母。 而Freescale Semiconductor Inc的前身正是Motorola，他们为汽车、手机、网络等嵌入式领域提供着各种各样的解决方案。提起Freescale，相信国内高校电子专业的学生也一定不陌生，因为“飞思卡尔杯”也许成就了很多人的小小梦想。 尽管特权同学没有过亲历“飞思卡尔杯”的兴奋，也没有任何与Freescale production的face to face…

系统分类: 嵌入式   |    用户分类: 资源共享    |    来源: 原创

该用户于2010/8/24 21:13:12编辑过该文章

巧设Toggle Rate避开规则检查

巧设Toggle Rate避开规则检查 在特权同学的《Cyclone III原型开发调试》一问中，提到的第一个遇到的问题就是EP3C5E144/EP3C10E144/ EP3C16E144/ EP3C25E144器件在PIN12分配给EPCS控制器的DCLK信号时，PIIN11无法使用。 问题的产生是这样的，当在一个NIOS2系统中添加了一个EPCS控制器外设后，Cyclone III和之前的器件不一样，需要设计者手动分配各个管脚。在《Quartus II Handbook, Volume 5: Embedded Peripherals.pdf》的EPCS Device Controller Core一节中，把作为手动分配的Cyclone III需要做的注意事项提得很清…

系统分类: CPLD/FPGA   |    用户分类: 项目日志    |    来源: 原创

该用户于2010/8/22 17:15:54编辑过该文章

图片显示速度测试报告

图片显示速度测试报告1 测试硬件平台：CPU：32位NIOS/e 50MHzRAM：片上存储器 50MHz 2 测试软件程序： for(y=0;y<480;y++) { for(x=0;x<800;x++) {//送显示数据IOWR_16DIRECT(MCULCD_CTRL_0_BASE,((y<<11)+(x<<1)), 0x001f); }} 3 测试接口时序：一次IOWR_16DIRECT()函数产生的时序波形如图1所示。Clk即CPU得时钟周期50MHz，也就是20ns，那么从图1推断一次液晶显示数据的写入时间大约为6*20ns=120ns。图1 4 测试结果分析：下面是实际示波器采集到的被专门拉出来观察的LCD写入片选信号cs_n…

系统分类: CPLD/FPGA   |    用户分类: 项目日志    |    来源: 原创

Cyclone III原型开发调试

Cyclone III原型开发调试 最近设计的Cyclone III原型板是特权同学第一次接触Cyclone III的器件。原理图、PCB绘制、管脚分配上都碰到了一些问题，这些问题或多或少都是由于个人对新器件不熟悉、设计的时候有一些粗心大意造成的。主要针对板级的硬件设计，这里凌乱的罗列一下，做一点总结，今后要多吸取教训，低级的失误要尽量避免。1. 首先要提一个没有解决的问题，EP3C5E144/EP3C10E144/ EP3C16E144/ EP3C25E144（是管脚完全兼容的不同资源的器件，Altera在这一点上是非常值得称道的）器件的PIIN11…

系统分类: CPLD/FPGA   |    用户分类: 项目日志    |    来源: 原创

Avalon Memory-Mapped Interfaces的寻址

Avalon Memory-Mapped Interfaces的寻址关于Avalon Memory-Mapped Interfaces的地址对齐，在《Avalon Interface Specifications.pdf》 中的3.6 Avalon Memory-Mapped Interfaces有一些简单的描述：1. 主机比从机数据位宽大的情况下，主机会多次映射从机地址空间。例如，对于一个32位的主机需要读一个16位的从机端口，主机会连续两次读取从机连续地址空间的数据，从而获得32位的数据。2. 主机比从机数据位宽小的情况下，主机使用从机低字节端的数据。主机写传输时，系统互连逻辑置位byteenable信号，使得数据写入相应地…

系统分类: CPLD/FPGA   |    用户分类: NIOS2    |    来源: 原创

该用户于2010/8/10 12:45:19编辑过该文章

书中之书之《以赛亚书》

书中之书之《以赛亚书》 小时候确是读过这卷书，估计在我上大学之前应该是把旧约读过2-3遍吧，只是在脑海里能留下印象的只是那些也许连世人都很熟知的如亚当夏娃的故事、诺亚方舟、亚伯拉罕到约瑟几代人的经历、摩西出埃及过红海、还有就是列王的故事和一些先知申言者的奇遇。大学里好好的进入过《创世记》生命读经，发现《圣经》真是一本奇妙的书，一本非常不简单的书，《创世记》里每一个主人公的遭遇，尤其是以色列人的始祖亚伯拉罕凭信而活à以撒享受的一生à雅各抓夺却被变化的一生（…

系统分类: 自由话题   |    用户分类: 书中之书《圣经》    |    来源: 原创

该用户于2010/8/10 22:04:56编辑过该文章

仲裁逻辑设计要点

仲裁逻辑设计要点 前阵子，特权同学提过希望找一些仲裁逻辑设计方面的资料，用中文在google中搜索“仲裁逻辑”，结果很令人失望，除了一些PCI总线仲裁方面的论文只言片语的谈到那么点详细的仲裁设计细节外，其他的文章基本无任何参考价值。不过，树挪死人挪活，咱可以改用English搜，特权同学用“Arbitration logic”、“Arbitration design”、“Arbiters”等各种可以想到的相关词汇，终于找到了几篇不错的文章，这里推荐一篇叫做《Arbiters: Design Ideas and Coding Styles》的文章。初看标题，还以为要说软件编程方面的知…

系统分类: CPLD/FPGA   |    用户分类: 项目日志    |    来源: 原创

该用户于2010/8/3 22:22:19编辑过该文章

Verilog中宏定义位宽带来的问题

Verilog中宏定义位宽带来的问题 宏定义在C语言程序中的使用司空见惯，他的好处就在于可以大大提高代码的可读性和可移植性。而在verilog中，也支持这个语法，在很多开源代码中也都能看到`define的身影。但是它的使用和C语言可不完全一样，很多时候需要非常小心和谨慎。其中最可能让设计者犯错的就是它的位宽问题。特权同学就吃过这个亏，因此有必要在此专门撰文讨论一下，不仅给自己提个醒，它希望读者您少走弯路。先简单的复习一下define在verilog基本语法书中的一些定义和简单的使用说明。宏定…

系统分类: CPLD/FPGA   |    用户分类: FPGA设计感悟    |    来源: 原创

榨干FPGA片上存储资源

榨干FPGA片上存储资源 记得Long long time ago，特权同学写过一篇简短的博文《M4K使用率》，文章中提到了Cyclone器件的内嵌存储块M4K的配置问题。文中提到了这个M4K块除了存储大小是有限的4Kbit，它的可配置的Port数量也是有限的，通常为最大36个可用port。当时只是简单的提到有这么回事，提醒使用者注意，也没有具体的谈到如何解决或者确切的说应该是避免这样的状况出现。因此，本文将结合特权同学近期在使用FPGA时，配置片内存储器遇到的一些片内资源无法得到充分利用的问题，更深入的探…

系统分类: CPLD/FPGA   |    用户分类: 项目日志    |    来源: 原创

数据吞吐量预估

数据吞吐量预估 最近的工作主要是在一个已经基本定型的产品上做一些优化。所谓优化，除了设计本身，即性能的优化，进一步降低成本应该也算优化的一个目标吧。原本设计中花费了2个存储器，一片SRAM和一片SDRAM，因此要想方设法的省却那个死贵的SRAM。所以，对于SDRAM的吞吐量需要重新评估，尤其对于某些实时性很强的地方，需要考虑好出现数据读写拥塞的情况下该如何处理。还有就是因为涉及多个数据流需要和SDRAM发生关系，仲裁逻辑的设计也是特权同学近来颇有感触的一个地方。 先…

系统分类: CPLD/FPGA   |    用户分类: 项目日志    |    来源: 原创

守株待兔，收效显著

守株待兔，收效显著 先就事论事，说说特权同学如何守株待兔，再岔开来总结下最近的工作。 仿真是FPGA开发过程中必不可少的一步，甚至是需要在整个开发过程中反反复复进行的一步。因为很显然，那么一大摞逻辑关系，光靠解读代码很容易让人眼花缭乱、思维混乱。编写一套实用的测试脚本，在仿真工具的帮助下，就可以直观快速的定位问题，尽早根除。 特权同学遇到了这么个问题，做一个指令控制器，在CPU发出清屏指令的时候，需要以单点写SDRAM的方式将SDRAM的某一片地址空间（最终映射到…

系统分类: CPLD/FPGA   |    用户分类: 项目日志    |    来源: 原创

图说SDR/DDR/DDR2 SDRAM的异同

图说SDR/DDR/DDR2 SDRAM的异同 SDRAM在嵌入式乃至整个PC行业的地位毋庸置疑，虽然它比SRAM操作复杂，从某种程度上说又有着随机地址存取时性能下降的缺陷（甚至于DDR/DDR2又有着不支持单一地址访问的限制，分别至少2/4个地址同时访问）。但是，速度是王道，容量也是它的优势，这些特点是其它任何易失存储器无法媲美的，也是它存在的唯一理由（不好意思，说得有点绝对了~-~）。SDRAM从SDR到DDR再到DDR2一路走来，又都产生了什么样的变化，又都在哪些方面进行了改进，带来了速…

系统分类: CPLD/FPGA   |    用户分类: SOPC    |    来源: 原创

NIOS2下的SDHC调试

NIOS2下的SDHC调试 本想自己做个简单易用的SPI控制器IPcore挂在NIOS2处理器上，整理半天却发现组件库里有3wire SPI外设，看看软件说明书配置一下也是很easy的，于是放弃了自己DIY组件的打算。 这两天调试了一下，之前用SF-EP1C板调试过2G以下的SD卡。这下面对SDHC卡，由于之前的经验，配合官方又臭又长的2.0的规格书（话说回来，最终帮大忙的还是这个spec，还是很享受那句话“忠于原文”），今天把SDHC的底层驱动函数稍微都整理好了，过阵子可以交给同事继续软件开发工作了。 这个SDHC的…

系统分类: CPLD/FPGA   |    用户分类: NIOS2    |    来源: 原创

该用户于2010/7/21 21:49:58编辑过该文章