串口定义一定要搞定

串口定义一定要搞定 这个串口定义之前好像在坛子里也看过有人图文并茂的戏说一番，只不过这一次自己遇到的问题自己解决得更深刻一些罢了。DB9的串口相信所有人都见过，搞电子设计的没自己动手做过这玩意那也挺不可思议的了。特权同学还依稀记得自己设计的第一个51单片机下载电路用的串口定义反了，结果用的串口插座还得反的焊接在印制板上。 不多翻陈年旧帐了，下面入正题。先简单的拿图来说一说这个串口。如图1所示，家用PC的串口都是这样的插座，定义的1脚也是从图1的左上开始。图1 如…

系统分类: 接口电路   |    用户分类: 传输控制    |    来源: 原创

该用户于2010/3/17 21:02:17编辑过该文章

永远忠于年轻时的梦想

永远忠于年轻时的梦想 本来我也不知道最后的两课该以怎样的方式来讲，也不是很确定什么时候能够静下心来录。最近遇到了很多事，开心的不开心的，其实也无所谓开心和不开心，因为我的心情还是很平静的，不论是哪一方面。但是今天我算是闲下来了，我就决定要好好把最后两课录完，好给大家一个交代。 其实我是不太爱在EDN的技术博客中做什么长篇大论来发表我个人的一些人生观价值观抑或是带有个人感情色彩的一些感受，因为我总觉得说很多主观的东西是不合适的，虽然言论自由，但是做人还是…

系统分类: CPLD/FPGA   |    用户分类: FPGA设计感悟    |    来源: 原创

该用户于2010/3/14 14:47:50编辑过该文章

Virtual JTAG仿真操作

Virtual JTAG仿真操作 Riple兄也曾就Virtual JTAG仿真写过博文《Virtual JTAG仿真要点》，文章中就VJI的仿真原理和基本操作概念做了详细的介绍。《Virtual JTAG Megafunction User Guide》中也有专门叙述。特权同学这里也不多阐述概念，和大家一起学习下实际仿真的操作步骤和方法。1，准备：有一个建立好待调试的工程，添加VJI Megafunction，其中在图1的Simution Stimuli中添加激励，具体含义查看前面列出的参考文章。该实例中依次添加写入IR值分别为0x1,0x2,0x3的激励，并在每次写IR后添加一个读DR激励。图12，…

系统分类: CPLD/FPGA   |    用户分类: Virtual JTAG    |    来源: 原创

项目日志6——LCD仿真方案

项目日志6——LCD仿真方案 虽然各式各样的LCD玩过还是蛮多的，不过在仿真的时候还真没有什么好的思路，基本上都是通过查看波形。先随便找个lcd_clk的前后比对一下，看看数据的建立保持时间是否处于比较充裕的范围。然后从行计数、列计数器上看看一些控制信号是否满足要求，再就是模拟的数据和相应位置的地址是否对应了。因为这次的驱动液晶虽然是真彩屏，但是就是显示几个字符，使用的基本色彩不多，因此想到一种模拟检测整个显示效果的想法。测试的基本原理框图如图1所示。图1 最终就将F…

系统分类: CPLD/FPGA   |    用户分类: FPGA设计感悟    |    来源: 原创

项目日志5——AD调试（Virtual JTAG接收窗口）

项目日志5——AD调试（Virtual JTAG接收窗口） 这几天花了点时间，做了一个简单的Virtual JTAG接收调试窗口，如图1所示。也借着这个机会稍微再对tcl/tk更熟悉了一些。图1使用时一般是先GetHardwareName，然后SelectHardwareàByteBlasterII，最后按下ReadChannel 0-7按钮可以得到下面的数据。第一组是连接到做测试的AD芯片的接收端，数据和实际相符，而后面一些数据时内部测试用的模拟数据，也都吻合实际数据。WriteIR和WriteDR是个空壳子，还不能够使用，以后需要的时候花点时间再补强一下功能。Sample …

系统分类: CPLD/FPGA   |    用户分类: Virtual JTAG    |    来源: 原创

项目日志4——AD调试（Virtual JTAG）

项目日志4——AD调试（Virtual JTAG） 接着上一篇博文里提到了基于Quartus II的一些在线调试方法，这一篇博文里将介绍基于Virtual JTAG的调试方法。对于Virtual JTAG，特权同学也很陌生，在这之前只记得riple兄的博客公告里有一句“Virtual JTAG是一个非常实用的工具，希望更多的朋友把它用起来”。一直以来对tcl不是很熟悉（找了不少资料，但是一直没好好静下心来学习），对Virtual JTAG也不是很熟悉。不过借着这次机会，特权同学好好感受了回Virtual JTAG的很好很强大。 关于Virtual JTAG的资料，特权同学主要还…

系统分类: CPLD/FPGA   |    用户分类: Virtual JTAG    |    来源: 原创

该用户于2010/2/28 17:18:00编辑过该文章

项目日志3——AD调试（在线调试）

项目日志3——AD调试（在线调试） 上一篇博文提到了简单的AD板级调试方法，主要的方法是通过内部设计一个串口通信模块，将采样到的AD数据发送到PC机进行观察验证。之所以采样这样的方式和特权同学过去的设计使用的器件都相对比较老（军品较多），而无法支持开发工具提供的各种先进的嵌入式调试手段有关，习惯了用这种比较土的调试方法。 但是我们需要意识到，可以有很多更加便当的方法来支持这种芯片级的调试和验证。下面我们就来讨论其中的一些方法。特权同学过去也曾撰文专门讨论Qua…

系统分类: CPLD/FPGA   |    用户分类: FPGA设计感悟    |    来源: 原创

项目日志2——AD调试

项目日志2——AD调试 先说一些题外话，通常来说，一个规范的FPGA工程设计都会遵循一套固有的流程，但并不是所有的工程都从始至终一层不变的围着一个所谓的固定的流程走。对于所有的设计，特权同学也都会大致按照下面的步骤进行：分析需求à划分模块à设计输入à功能仿真à综合à时序约束à实现à板级调试。简单的设计也许整个工程都会如此执行，但是复杂一些的，如涉及的不同接口较多，那么就会考虑先逐个接口（逐个模块）按照上述流程调试一遍，最后整合所有接口模块再走一次流程。单个模块验…

系统分类: CPLD/FPGA   |    用户分类: FPGA设计感悟    |    来源: 原创

项目日志1——整体划分

项目日志1——整体划分 特权同学最近在做一个测控设备的项目，因为接口比较多，但协议不复杂，所以主要用FPGA全部搞定。在今后的一些《项目日志》里，不会过多的讨论项目本身的一些细节，只是从大处来分享工作的思路。诸如模块划分，模块细分，设计可验证的考虑，调试的方式，以及详细设计中碰到的一些问题。可能出于时间和成本考虑，很多的调试和验证手段都是最简单轻便的方式。也许这些东西对大家不一定有用，但是对于个人的项目总结、回顾和经验的积累都是很有帮助的。项目的硬件框…

系统分类: CPLD/FPGA   |    用户分类: FPGA设计感悟    |    来源: 原创

NIOS2入门板资料汇总

SF-EP2C（NIOS II入门）FPGA开发板活动第一期报名进行中http://group.ednchina.com/1375/37074.aspx资料图汇总：

系统分类: CPLD/FPGA   |    用户分类: 资源共享    |    来源: 原创

该用户于2010/2/20 14:59:29编辑过该文章

0与1之间

0和1之间又是一年，光阴似箭。特权也在忙碌了一年（尤其是最近两个月）之后今天放假喽。其实也不闲，另一半还要上班，所以一个人在家整理下一个板子的例程和资料，视频也还没有录完，还是很忙的啊。下午在社区里闲逛，也许大家在年终岁首似乎都有一些想法，一些感慨。看到了网友bluehacker的《把痛苦当作是一种享受》，riple的《转一首舒婷的诗——《这也是一切》》……也许，做我们这一行的，有时成功带来的还确是一种成就感，也许钱赚的不多，也没有太多切身利益，但是尤其是在调试时带…

系统分类: 自由话题   |    用户分类: 资源共享    |    来源: 原创

该用户于2010/2/11 17:41:16编辑过该文章

集成NIOS2自定义组件

集成NIOS2自定义组件 在接触SOPC之前，天真的以为这玩意对于用户而言没啥技术含量，只不过是设定恩多GUI而已，多看看datasheet研究研究各个选项就完事。仔细深入后，发现不是这么回事，也没这么简单。 刚开始接触SOPC时，Avalon-MM、Avalon-ST总线接口的时序规范看得都有些头大，很枯燥的东西，虽然要看懂并不难，但是要记牢摸透可真没有那么简单。当时也只是浏览了一遍，也没太当回事。这回需要集成自定义组件才发现这个时序规范派上用尝了。 所谓自定义组件，用官方的一个图解释就如图…

系统分类: CPLD/FPGA   |    用户分类: SOPC    |    来源: 原创

将PCB设计进行到底

将PCB设计进行到底在当前岗位上，PCB设计本不是份内工作，但是所里的PCB设计部门那工作效率实在无法忍受，快过年了出差外协也很是不方便。手头的项目里三个板子还是蛮急的，希望年前都能发出去制板，无奈之下只能选择自己动手。过去自己设计的PCB两层板较多，大都是简单的数字信号板，基本不带大电流、模数混合或者高速（50M以上），所以大都没什么特别讲究，画出来的板子也都像模像样的工作。唯一一次做得6层板还只是一个简单的转接板，4个信号层光走简单的一个方向的线。于是这次…

系统分类: PCB   |    用户分类: PCB of Altium Designer    |    来源: 原创

SOPC的CPU与CFI控制器互联

SOPC的CPU与CFI控制器互联Altera SOPC Builder提供了众多的FLASH控制器IP核，除了一些通用型号外，还有一个可配置的通用FLASH控制器IP核，称之为CFI（common flash interface controller core）。不得不承认，特权对SOPC的架构还是比较陌生的，还处于起点阶段，需要在不断的实战演练中加深认识和理解。对于这个CFI的配置也是花了一定时间才琢磨透。 如图1所示，添加CFI控制器。图1 用户需要根据实际情况在弹出的配置窗口中进行CFI控制器的地址线宽、数据位宽以及一些相关建立保持时间等参数的设置。…

系统分类: CPLD/FPGA   |    用户分类: SOPC    |    来源: 原创

硬件电路设计的灵活性

硬件电路设计的灵活性 那天地铁上和老前辈聊的很欢畅，正好提到硬件设计的灵活性方面问题。也忽然想起前阵子帮助新同志调试FPGA下载配置电路时遇到的一连串啼笑皆非的故事，也确实感觉硬件电路的灵活性是蛮重要的。如果在原理验证期间的硬件电路设计有很高的灵活性，那么这也绝对算是硬件设计师经验的体现。 先说说这个啼笑皆非的故事吧，这里绝没有诋毁任何人的意思，也不是对任何人有偏见。毕竟我们也是从不懂到懂，从不会到会一步一步走过来的。一个Virtex II的百万门FPGA，BGA封装的…

系统分类: CPLD/FPGA   |    用户分类: FPGA设计感悟    |    来源: 原创