标签：
ISE
本来论文都差不多了，但是老师说缺少实验数据，没有办法，自己再加班加点补吧。好在自己恰好有ChipScope的盘，于是赶快安装上，临阵磨枪，突击看了一晚上，有了一点点概念，这次记一下，下次就不用绞尽脑汁了。还要感谢King帮忙查找资料。
逻辑分析仪的产生有两种方法：Core Generator（核产生器）和Core Inserter（核插入器），第一种方法产生内核，将这些内核例化后添加到原设计文件，最后综合，实现，下载。第二种方法不需要修改原文件，它是将生成的内核添加到综合后的网表文件中，所以我们采用第二种方方法。
Core Inserter 的流程为：
1）的 RTL 综合成 Netlist；
2）调用 Core Inserter 插入逻辑分析仪；
3）布置和布局；
4）产生 bit 文件下载验证。
1. 首先用ISE对所设计的文件进行综合，然后再添加新建文件，选择ChipScope Definition文件，选择完毕之后，添加到ISE工程。
2.对core Inserter进行配置，选择器件族，其它的默认即可，接下来是选择数据位宽，捕捉对比，进行信号连线等配置，可以根据自己的情况详细设置。需要注意的是综合的设置需要保存 Keep Hierarchy，防止优化过度。
3.按照以前运行ISE的步骤即可，知道最后下载到FPGA开发板，在ISE的最后会有ChipScope Pro Analyze，然后点击，就运行逻辑分析仪。然后点击JTAG连接方式，我的是用USB的，然后选择[Device] configure 进行器件配置。在window菜单下面可以选择触发设置窗口等选项，然后运行就可以观察你想要的波形了。
写的有一些简单，详细内容可以参考EDA先锋工作室的 《xilinx ISE 5.X 使用详解》，这是一本学习ISE的好书，呵呵。
系统分类:
CPLD/FPGA | 用户分类:
学习手记 | 来源:
原创 | 【推荐给朋友】 | 【添加到收藏夹】