从WiFi收发器的PCB布局看射频电路电源和接地的设计方法

射频(RF)电路的电路板布局应在理解电路板结构、电源布线和接地的基本原则的基础上进行。本文探讨了相关的基本原则，并提供了一些实用的、经过验证的电源布线、电源旁路和接地技术，可有效提高RF设计的性能指标。考虑到实际设计中PLL杂散信号对于电源耦合、接地和滤波器元件的位置非常敏感，本文着重讨论了有关PLL杂散信号抑制的方法。为便于说明问题，本文以MAX2827 802.11a/g收发器的PCB布局作为参考设计。 图1：星型拓扑的Vcc布线。 设计RF电路时，电源电路的设计和电路板布局常常被留到了高频信号通路的设计完成之后。对于没有经过认真考虑的设计，电路周围的电源电压很容易产生错误的输出和噪声，这会进一步影响到RF电路的性能。合理分配PCB的板层、采用星型拓扑的Vcc引线，并在Vcc引脚加上适当的去耦电容，将有助于改善系统的性能，获得最佳指标。 电源布线和旁路的基本原则 明智的PCB板层分配便于简化后续的布线处理，对于一个四层PCB板(WLAN中常用的电路板)，在大多数应用中用电路板的顶层放置元器件和RF引线，第二层作为系统地，电源部分放置在第三层，任何信号线都可以分布在第四层。第二层采用连续的地平面布局对于建立阻抗受控的RF信号通路非常必要，它还便于获得尽可能短的地环路，为第一层和第三层提供高度的电气隔离，使得两层之间的耦合最小。当然，也可以采用其它板层定义的方式(特别是在电路板具有不同的层数时)，但上述结构是经过验证的一个成功范例。 图2：不同频率下的电容阻抗变化。 大面积的电源层能够使Vcc布线变得轻松，但是，这种结构常常是引发系统性能恶化的导火索，在一个较大平面上把所有电源引线接在一起将无法避免引脚之间的噪声传输。反之，如果使用星型拓扑则会减轻不同电源引脚之间的耦合。图1给出了星型连接的Vcc布线方案，该图取自MAX2826 IEEE 802.11a/g收发器的评估板。图中建立了一个主Vcc节点，从该点引出不同分支的电源线，为RF IC的电源引脚供电。每个电源引脚使用独立的引线在引脚之间提供了空间上的隔离，有利于减小它们之间的耦合。另外，每条引线还具有一定的寄生电感，这恰好是我们所希望的，它有助于滤除电源线上的高频噪声。 使用星型拓扑Vcc引线时，还有必要采取适当的电源去耦，而去耦电容存在一定的寄生电感。事实上，电容等效为一个串联的RLC电路，电容在低频段起主导作用，但在自激振荡频率(SRF)： 之后，电容的阻抗将呈现出电感性。由此可见，电容器只是在频率接近或低于其SRF时才具有去耦作用，在这些频点电容表现为低阻。图2给出了不同容值下的典型S11参数，从这些曲线可以清楚地看到SRF，还可以看出电容越大，在较低频率处所提供的去耦性能越好(所呈现的阻抗越低)。 在Vcc星型拓扑的主节点处最好放置一个大容量的电容器，如2.2μF。该电容具有较低的SRF，对于消除低频噪声、建立稳定的直流电压很有效。IC的每个电源引脚需要一个低容量的电容器(如10nF)，用来滤除可能耦合到电源线上的高频噪声。对于那些为噪声敏感电路供电的电源引脚，可能需要外接两个旁路电容。例如：用一个10pF电容与一个10nF电容并联提供旁路，可以提供更宽频率范围的去耦，尽量消除噪声对电源电压的影响。每个电源引脚都需要认真检验，以确定需要多大的去耦电容以及实际电路在哪些频点容易受到噪声的干扰。 良好的电源去耦技术与严谨的PCB布局、Vcc引线(星型拓扑)相结合，能够为任何RF系统设计奠定稳固的基础。尽管实际设计中还会存在降低系统性能指标的其它因素，但是，拥有一个“无噪声”的电源是优化系统性能的基本要素。 图3：过孔的电特性模型。 接地和过孔设计 地层的布局和引线同样是WLAN电路板设计的关键，它们会直接影响到电路板的寄生参数，存在降低系统性能的隐患。RF电路设计中没有唯一的接地方案，设计中可以通过几个途径达到满意的性能指标。可以将地平面或引线分为模拟信号地和数字信号地，还可以隔离大电流或功耗较大的电路。根据以往WLAN评估板的设计经验，在四层板中使用单独的接地层可以获得较好的结果。凭借这些经验性的方法，用地层将RF部分与其它电路隔离开，可以避免信号间的交叉干扰。如上所述，电路板的第二层通常作为地平面，第一层用于放置元件和RF引线。 接地层确定后，将所有的信号地以最短的路径连接到地层非常关键，通常用过孔将顶层的地线连接到地层，需要注意的是，过孔呈现为感性。图3所示为过孔精确的电气特性模型，其中Lvia为过孔电感，Cvia为过孔PCB焊盘的寄生电容。如果采用这里所讨论的地线布局技术，可以忽略寄生电容。一个1.6mm深、孔径为0.2mm的过孔具有大约0.75nH的电感，在2.5GHz/5.0GHz WLAN波段的等效电抗大约为12Ω/24Ω。因此，一个接地过孔并不能够为RF信号提供真正的接地，对于高品质的电路板设计，应该在RF电路部分提供尽可能多的接地过孔，特别是对于通用的IC封装中的裸露接地焊盘。不良的接地还会在接收前端或功率放大器部分产生有害的辐射，降低增益和噪声系数指标。还需注意的是，接地焊盘的不良焊接会引发同样的问题。除此之外，功率放大器的功耗也需要多个连接地层的过孔。 图4. 以MAX2827参考设计板为例的PLL滤波器元件布局。 滤除其它级电路的噪声、抑制本地产生的噪声，从而消除级与级之间通过电源线的交叉干扰，这是Vcc去耦带来的好处。如果去耦电容使用了同一接地过孔，由于过孔与地之间的电感效应，这些连接点的过孔将会承载来自两个电源的全部RF干扰，不仅丧失了去耦电容的功能，而且还为系统中的级间噪声耦合提供了另外一条通路。 在本文的后面部分将会看到，PLL的实现在系统设计中总是面临巨大挑战，要想获得满意的杂散特性必须有良好的地线布局。目前，IC设计中将所有的PLL和VCO都集成到了芯片内部，大多数PLL都利用数字电流电荷泵输出通过一个环路滤波器控制VCO。通常，需要用二阶或三阶的RC环路滤波器滤除电荷泵的数字脉冲电流，得到模拟控制电压。靠近电荷泵输出的两个电容必须直接与电荷泵电路的地连接。这样，可以隔离地回路的脉冲电流通路，尽量减小LO中相应的杂散频率。第三个电容(对于三阶滤波器)应该直接与VCO的地层连接，以避免控制电压随数字电流浮动。如果违背这些原则，将会导致相当大的杂散成分。 图4所示为PCB布线的一个范例，在接地焊盘上有许多接地过孔，允许每个Vcc去耦电容有其独立的接地过孔。方框内的电路是PLL环路滤波器，第一个电容直接与GND_CP相连，第二个电容(与一个R串联)旋转180度，返回到相同的GND_CP，第三个电容则与GND_VCO相连。这种接地方案可以获得较高的系统性能。

通过适当的电源和接地抑制PLL杂散信号

满足802.11a/b/g系统发送频谱模板的要求是设计过程中的一个难点，必须对线性指标和功耗进行平衡，并留出一定裕量，确保在维持足够的发射功率的前提下符合IEEE和FCC规范。IEEE 802.11g系统在天线端所要求的典型输出功率为+15dBm，频率偏差20MHz时为-28dBr。频带内相邻信道的功率抑制比(ACPR)是器件线性特性的函数，这在一定前提下、对于特定的应用是正确的。在发送通道优化ACPR特性的大量工作是靠凭借经验对Tx IC和PA的偏置进行调节，并对PA的输入级、输出级和中间级的匹配网络进行调谐实现的。


图5：采用环路滤波器的效果。

然而，并非所有引发ACPR的问题都归咎于器件的线性特性，一个很好的例证是：在经过一系列的调节、对功率放大器和PA驱动器(对ACPR起主要作用的两个因素)进行优化后，WLAN发送器的邻道特性还是无法达到预期的指标。这时，需要注意来自发送器锁相环中本振(LO)的杂散信号同样会使ACPR性能变差。LO的杂散信号会与被调制的基带信号混频，混频后的成分将沿着预期的信号通道进行放大。这一混频效应只有在PLL杂散成分高于一定门限时才会产生问题，低于一定门限时，ACPR将主要受PA非线性的制约。当Tx输出功率和频谱模板特性是“线性受限”时，我们需要对线性指标和输出功率进行平衡；如果LO杂散特性成为制约ACPR性能的主要因素时，我们所面临的将是“杂散受限”，需要在指定的POUT下将PA偏置在更高的工作点，减弱它对ACPR的影响,这将消耗更大的电流，限制设计的灵活性。

上述讨论提出了另外一个问题，即如何有效地将PLL杂散成分限制在一定的范围内，使其不对发射频谱产生影响。一旦发现了杂散成分，首先想到的方案就是将PLL环路滤波器的带宽变窄，以便衰减杂散信号的幅度。这种方法在极少数的情况下是有效的，但它存在一些潜在问题。

图5给出了一种假设的情况，假设设计中采用了一个具有20MHz相对频率的N分频合成器，如果环路滤波器是二阶的，截止频率为200kHz，滚降速率通常为40dB/decade，在20MHz频点可以获得80dB的衰减。如果参考杂散成分为-40dBc(假设可以导致有害的调制分量的电平),产生杂散的机制可能超出环路滤波器的作用范围(如果它是在滤波器之前产生的，其幅度可能非常大)。压缩环路滤波器的带宽将不会改善杂散特性，反而提高了PLL锁相时间，对系统产生明显的负面影响。


图6：不合理的VCC_VCO去耦测试结果。

经验证明，抑制PLL杂散最有效的途径应该是合理的接地、电源布局和去耦技术，本文讨论的布线原则是减小PLL杂散分量的良好设计开端。考虑到电荷泵中存在较大的电流变化，采用星型拓扑非常必要。如果没有足够的隔离，电流脉冲产生的噪声会耦合到VCO的电源，对VCO频率进行调制，通常称为“VCO牵引”。通过电源线间的物理间隔和每个Vcc引脚的去耦电容、合理放置接地过孔、引入一个串联的铁氧体元件(作为最后一个手段)等措施可以提高隔离度。上述措施并不需要全部用在每个设计中，适当采用每种方式都会有效降低杂散幅度。

图6提供了一个由于不合理的VCO电源去耦方案所产生的结果，电源纹波表明正是电荷泵的开关效应导致电源线上的强干扰。值得庆幸的是，这种强干扰可以通过增加旁路电容得到有效抑制。另外，如果电源布线不合理，例如VCO的电源引线恰好位于电荷泵电源的下面，可以在VCO电源上观察到同样的噪声，所产生的杂散信号足以影响到ACPR特性，即使加强去耦，测试结果也不会得到改善。这种情况下，需要考察一下PCB布线，重新布置VCO的电源引线，将有效改善杂散特性，达到规范所要求的指标。

来源：http://www.tai-yan.com/bbs1/read-htm-tid-22033.html

高速DSP系统PCB板的可靠性设计

　引言

　　由于微电子技术的高速发展，由IC芯片构成的数字电子系统朝着规模大、体积小、速度快的方向飞速发展，而且发展速度越来越快。新器件的应用导致现代EDA设计的电路布局密度大，而且信号的频率也很高，随着高速器件的使用，高速DSP(数字信号处理) 系统设计会越来越多，处理高速DSP应用系统中的信号问题成为设计的重要问题，在这种设计中，其特点是系统数据速率、时钟速率和电路密集度都在不断增加，其PCB印制板的设计表现出与低速设计截然不同的行为特点，即出现信号完整性问题、干扰加重问题、电磁兼容性问题等等。

　　这些问题能导致或者直接带来信号失真，定时错误，不正确数据、地址和控制线以及系统错误甚至系统崩溃，解决不好会严重影响系统性能，并带来不可估量的损失。解决这些问题的方法主要靠电路设计。因此PCB印制板的设计质量相当重要，它是把最优的设计理念转变为现实的惟一途径。下面讨论针对在高速DSP系统中PCB板可靠性设计应注意的若干问题。

　　电源设计

　　高速DSP系统PCB板设计首先需要考虑的是电源设计问题。在电源设计中，通常采用以下方法来解决信号完整性问题。

　　考虑电源和

地的去耦

　　随着DSP工作频率的提高，DSP和其他IC元器件趋向小型化、封装密集化，通常电路设计时考虑采用多层板，建议电源和地都可以用专门的一层，且对于多种电源，例如DSP的I/O电源电压和内核电源电压不同，可以用两个不同的电源层，若考虑多层板的加工费用高，可以把接线较多或者相对关键的电源用专门的一层，其他电源可以和信号线一样布线，但要注意线的宽度要足够。

　　无论电路板是否有专门的地层和电源层，都必须在电源和地之间加一定的并且分布合理的电容。为了节省空间，减少通孔数，建议多使用贴片电容。可把贴片电容放在PCB板背面即焊接面，贴片电容到通孔用宽线连接并通过通孔与电源、地层相连。

　　考虑电源分布的布线规则

　　分开模拟和数字电源层

　　高速高精度模拟元件对数字信号很敏感。例如，放大器会放大开关噪声，使之接近脉冲信号，所以在板上模拟和数字部分，电源层一般是要求分开的。

　　隔离敏感信号

　　有些敏感信号(如高频时钟) 对噪声干扰特别敏感，对它们要采取高等级隔离措施。高频时钟(20MHz以上的时钟，或翻转时间小于5ns的时钟)必须有地线护送，时钟线宽至少10mil，护送地线线宽至少20mil，高频信号线的保护地线两端必须由过孔与地层良好接触，而且每5cm 打过孔与地层连接;时钟发送侧必须串接一个22Ω～220Ω的阻尼电阻。可避免由这些线带来的信号噪声所产生的干扰。

　　软、硬件抗干扰设计

　　一般高速DSP应用系统PCB板都是由用户根据系统的具体要求而设计的，由于设计能力、实验室条件有限，如不采取完善、可靠的抗干扰措施，一旦遇到工作环境不理想、有电磁干扰就会导致DSP程序流程紊乱，当DSP正常工作代码不能恢复时，将出现跑飞程序或死机现象，甚至会损坏某些元器件。应注意采取相应的抗干扰措施。

　　硬件抗干扰设计

　　硬件抗干扰效率高，在系统复杂度、成本、体积可容忍的情况下，优先选用硬件抗干扰设计。常用的硬件抗干扰技术可归纳为以下几种:

　　(1) 硬件滤波：RC 滤波器可以大大削弱各类高频干扰信号。如可以抑制“毛刺”干扰。

　　(2) 合理接地：合理设计接地系统，对于高速的数字和模拟电路系统来说，具有一个低阻抗、大面积的接地层是很重要的。地层既可以为高频电流提供一个低阻抗的返回通路，而且使EMI、RFI变得更小，同时还对外部干扰具有屏蔽作用。PCB 设计时把模拟地和数字地分开。

　　(3) 屏蔽措施：交流电源、高频电源、强电设备、电弧产生的电火花，会产生电磁波，成为电磁干扰的噪声源，可用金属壳体把上述器件包围起来，再接地，这对屏蔽通过电磁感应引起的干扰非常有效。

　　(4) 光电隔离：光电隔离器可以有效地避免不同电路板间的相互干扰，高速的光电隔离器常用于DSP和其他设备(如传感器、开关等) 的接口。

　　软件抗干扰设计

　　软件抗干扰有硬件抗干扰所无法取代的优势，在DSP 应用系统中还应充分挖掘软件的抗干扰能力，从而将干扰的影响抑制到最小。下面给出几种有效的软件抗干扰方法。

(1) 数字滤波：模拟输入信号的噪声可以通过数字滤波加以消除。常用的数字滤波技术有:中值滤波、算术平均值滤波等。

　　(2) 设置陷阱：在未用的程序区内设置一段引导程序，当程序受干扰跳到此区域时，引导程序将强行捕获到的程序引导到指定的地址，在那里用专门程序对出错程序进行处理。

　　(3) 指令冗余：在双字节指令和三字节指令后插入两三个字节的空操作指令NOP，可以防止当DSP系统受干扰程序跑飞时，将程序自动纳入正轨。

　　(4) 设置看门狗定时：如失控的程序进入“死循环”，通常采用“看门狗”技术使程序脱离“死循环”。其原理是利用一个定时器，它按设定周期产生一个脉冲，如果不想产生此脉冲，DSP就应在小于设定周期的时间内将定时器清零;但当DSP程序跑飞时，就不会按规定把定时器清零，于是定时器产生的脉冲作为DSP复位信号，将DSP重新复位和初始化。

　　电磁兼容性设计

　　电磁兼容性是指电子设备在复杂电磁环境中仍可以正常工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来干扰，又能减少电子设备对其他电子设备的电磁干扰。在实际的PCB板中相邻信号间或多或少存在着电磁干扰现象即串扰。串扰的大小与回路间的分布电容和分布电感有关。解决这种信号间的相互电磁干扰可采取以下措施:

　　选择合理的导线宽度

　　由于瞬变电流在印制线条上产生的冲击干扰主要是印制导线的电感成分引起的，而其电感量与印制导线长度成正比，与宽度成反比。所以采用短而宽的导线对抑制干扰是有利的。时钟引线、总线驱动器的信号线常有大的瞬变电流，其印制导线要尽可能短。对于分立元件电路，印制导线宽度在1.5mm左右即

可满足要求;对于集成电路，印制导线宽度在0. 2mm～1. 0mm之间选择。

　　采用井字形网状布线结构。

　　具体做法是在PCB印制板的一层横向布线，紧挨着的一层纵向布线。

　　散热设计

　　为有利于散热，印制板最好是自立安装，板间距应大于2cm，同时注意元器件在印制板上的布排规则。在水平方向，大功率器件尽量靠近印制板边沿布置，从而缩短传热途径;在垂直方向大功率器件尽量靠近印制板上方布置，从而减少其对别的元器件温度的影响。对温度较敏感的元器件尽量布放在温度比较低的区域，而不能放在发热量大的器件的正上方。

　　结束语

　　在高速DSP应用系统的各项设计中，如何把完善的设计从理论转化为现实，依赖于高质量的PCB印制板，DSP电路的工作频率越来越高，管脚越来越密，干扰加大，如何提高信号的质量很重要。因此系统的性能是否良好，与设计者的PCB印制板质量密不可分。如能合理布局设计，减少噪声，降扰，避开不必要的失误，对系统性能的发挥起到不低估的作用。

使用参数化约束进行PCB设计

如今PCB设计考虑的因素越来越复杂，如时钟、串扰、阻抗、检测、制造工艺等等，这经常使得设计人员要重复进行大量的布局布线、验证以及维护等工作。参数约束编辑器能将这些参数编到公式中，协助设计人员在设计和生产过程中更好地处理这些有时甚至还会互相对立的参数。 Steve Smith 工程部经理 ACCEL Technologies Inc. 近年来对PCB布局布线的要求越来越复杂，集成电路中晶体管数量还在按摩尔定律预计的速度不断上升，从而使得器件速度更快且每个脉冲沿上升时间缩短，同时管脚数也越来越多——常常要到500～2,000个管脚。所有这一切都会在设计PCB时带来密度、时钟以及串扰等方面的问题。 几年前，大部分PCB上只有不多的几个“关键性”节点(net)，通常是指在阻抗、长度及间隙等方面受到一些约束，PCB设计人员一般先对这些走线进行手工布线，然后再用软件对整个电路作大规模自动布线。如今的PCB上常常会有5,000个甚至更多的节点，而其中50%以上都属于关键性节点。由于面临着上市时间的压力，此时采用手工布线已不可能。此外，不仅仅关键性节点的数量有所增加，每个节点的约束条件也在增加。 这些约束条件主要是由于参数相关性以及设计要求越来越复杂而产生的，例如两条走线的间隔可能取决于一个和节点电压及线路板材料都有关的函数，数字IC上升时间减小对高时钟速度和低时钟速度的设计都会产生影响，由于脉冲产生更快而使建立及保持时间更短，另外互连延时作为高速电路设计总延时的重要部分对低速设计也同样非常重要等等。 如果电路板能设计得更大一点，上面有些问题就比较容易解决，但现在的发展趋势却正好相反。由于在互连延时及高密度封装上的要求，电路板正在不断变小，从而出现了高密度电路设计，同时还必须遵循小型化设计规则。上升时间减小再加上这些小型化设计规则，使串扰噪声问题变得越来越突出，而球栅格阵列和其它高密度封装本身也会加重串扰、开关噪声及地线反弹等问题。 固定约束存在的限制 对付这些问题的传统做法是凭经验、缺省值、数表或计算方法将电气和工艺要求转化为固定的约束参数。例如工程师设计电路时也许先确定一个额定阻抗，然后根据最后的工艺要求“估算”出一个能达到所需阻抗的额定线宽，或者利用计算表格或算术程序对干扰进行测试，再求出长度约束条件。 这种方法通常需要设计出一整套经验数据作为PCB设计人员的基本指导原则，以便在用自动布局布线工具进行设计时能够利用这些数据。该方法的问题在于经验数据只是一个一般性原则，大部分情况下它们都是正确的，但有些时候却不起作用或导致错误的结果。 我们以上面确定阻抗的例子来看看这种方法可能造成的误差。和阻抗有关的因素包括电路板材料的电介质特性、铜箔高度、各层到地/电源层间的距离及线宽，由于前三个参数一般由生产工艺决定，所以设计师通常是靠线宽来控制阻抗。由于每一线路层到地或电源层的距离各不相同，因此对每一层都用同一个经验数据显然是错误的。此外在开发过程中采用的生产工艺或电路板特性可能随时会改变，所以问题还会更加复杂。 大多数时候这些问题会在样机制作阶段暴露出来，一般是找出问题后通过对线路板修补或重新进行板子设计来解决。这样做成本比较高，并且修补经常还会带来额外的问题而需要作进一步调试，最后由于延误上市时间而造成收入上的损失更是远远高于调试成本。几乎每家电子生产商都面临着这样的问题，最终都归结到传统的PCB设计软件无法跟上当前对电气性能要求的实际情况，在这一点上它不像机械设计的经验数据那么简单。 解决方案：参数化约束 目前设计软件供应商们试图通过在约束条件上增加参数的办法来解决这个问题。这种方法最先进的地方在于能够详细说明完全反映各种内部电气特性的机械指标，只要将其加入到PCB设计中，设计软件就可利用这些信息对自动布局布线工具进行控制。 当后续生产工艺改变时也不需要重新作设计，设计人员只需简单地更新工艺特性参数，即可自动改变相关约束条件。设计人员然后可以运行DRC(设计规则检查)确定新工艺是否还违反了其它设计规则，并找出应该对设计的哪些方面进行更改才能纠正所有错误。 约束条件可以用数学表达式的形式输入，包含常数、各种运算符、向量以及其它设计约束，为设计人员提供一个参数化规则驱动系统。约束条件甚至能以查表的形式输入，将它们存放在PCB或原理图的设计文件中。PCB布线、铜箔区位置及布局工具都要遵照这些条件生成的约束规则，DRC则验证整个设计是否都符合这些约束，包括线宽、间隔及空间方面的要求(如面积和高度限制)等。 一个很简单的例子是上升时间约束，一般将其设置为常数1.5ns，根据此条件就可得出最大走线长度的约束，即用5,800mil/ns乘以上升时间1.5ns。稍为复杂一点的例子是元件间隔，它通过将检测角的正切值乘以器件高度来决定，该算式可算出元件最小间隔值。 分级管理 参数化约束的一个主要的好处在于它能分级进行处理。例如全局线宽规则可作为一个设计约束用于整个设计中，当然会有个别区域或节点不能照搬这个原则，这时就可绕过高一级约束而采用分级设计中的低级约束。以ACCEL Technologies的约束条件编辑器Parametric Constraint Solver为例，共有7级约束： 1.设计约束，用于所有无其它约束的对象。 2.层级约束，用于某一层上的对象。 3.节点类型约束，用于某个类型包含的所有节点。 4.节点约束，用于某一个节点。 5.类间约束，表示两类节点之间的约束。 6.空间约束，用于某个空间内的所有器件。 7.器件约束，用于某一个器件。 该软件按照从个别器件到整个设计规则的顺序遵循各个设计约束，并用图形的方式显示出这些规则在设计中的应用次序。 ·例1：线宽=f(阻抗，层间距，介电常数，铜箔高度) 这里举例说明参数化约束条件如何作为设计规则控制阻抗。如前所述，阻抗是介电常数、到最近线路层距离、铜线宽度及高度的函数，由于已确定了设计所要求的阻抗，因此可任意取这四个参数作为相关变量重新写出阻抗公式，大多数情况下设计人员能够控制的参数只有线宽。 正因为此，对线宽的约束就是阻抗、介电常数、到最近线路层距离及铜箔高度的函数。如果将该公式定义为层级约束而将制造工艺参数定义为设计级约束，那么当所设计的线路层改变时软件会自动调整线宽以进行补偿。同样道理，如果设计的线路板用另一种工艺进行生产而使铜箔高度发生了变化，则只要改变设计级里的铜箔高度参数就可使层级里的相关规则自动重新计算。 ·例2：器件间隔=max(默认间隔，f(器件高度，检测角度)) 同时使用参数约束和设计规则检查显而易见的好处是当设计修改时，参数化方法具有很好的可移植性和可监测性。本例表明如何由工艺特性及测试要求来决定器件间隔，上面的公式表示器件间隔是器件高度和检测角度的函数。 通常检测角度对整块板都是一个常数，所以可在设计级进行定义。当改由不同的机器进行检测时，只需在设计级中输入新的值即可更新整个设计。将新机器性能参数输入之后，设计人员只要简单地运行一下DRC以检查器件间隔是否与新的间隔值有冲突，即可知道设计是否可行，这要比先分析再改正然后按新间隔要求硬性计算容易得多。 ·例3：元器件布局 除了对设计对象和约束条件进行组织，设计规则还可用于元器件布局，也即它能够根据约束条件检测出在哪里放置器件不会带来错误。图1中突出显示的部分是满足物理约束条件(如与板边沿间隔及器件间隔等)的器件放置区域，图2突出显示的是满足电性约束的器件放置区域，如最大走线长度，图3仅显示满足空间约束的区域，最后，图4是前3幅图中各部分的交集，这就是有效布局区域，在这个区域放置的器件可以满足所有约束条件。 事实上用模块化方式生成约束条件可极大提高其可维护性和可复用性。参考前一阶段不同层的约束参数可生成新表达式，如顶层线宽取决于顶层的距离和铜线高度及设计级中的变量Temp和Diel_Const。请注意设计规则是按由低到高的顺序显示的，改变一个高一级约束会立刻影响参考这个约束的所有表达式。 设计复用和文档 参数化约束不仅可以显著改进初始设计流程，而且对工程更改和设计复用更为有用，约束条件可作为设计、系统和文件资料的一部分，如果不这样而只存放在工程师或设计人员的头脑中，那么当他们转到其它项目时可能就会慢慢忘掉。约束文档记录了设计过程中应遵循的电性能规则，可使他人有机会了解设计者意图，从而易于将这些规则应用到新的制造工艺中或根据电性能要求进行改变。以后的复用者也可以知道准确的设计规则，并通过输入新的工艺要求而进行更改，不必再去猜测诸如线宽是如何得到之类的问题。 本文结论 参数约束编辑器有助于多维约束条件下的PCB布局布线，这也是第一次使自动布线软件和设计规则完全按照复杂的电气和工艺要求进行检查，而不是仅仅靠经验或简单没多大用处的设计规则。其结果是设计能够做到一次成功，减少甚至取消样机调试。

电路仿真与PCB设计

前言
   现代电子设计技术的核心就是EDA（Electronic Design Automatic）技术。利用EDA技术，电子设计师可以方便地实现IC设计、电子电路设计和PCB设计等工作。

   EDA技术已有30年的发展历程。现在EDA技术应用广泛，包括在机械、电子、通信、航空航天、化工等各个领域，都有EDA的应用。无论是在产品设计、制造方面，还是在科研与教学方面，EDA已成为必不可少的一部分。掌握EDA技术已成为通信电子类专业的学生学习及就业的基本素质。本书所介绍的内容也属于EDA范畴，因此有必要了解一些EDA方面的知识，对于学习这些软件及后续课程会有一定的帮助。

   一、EDA技术的概念

   EDA技术是在电子CAD技术基础上发展起来的通用软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。

   EDA 设计可分为系统级、电路级和物理实现级。物理级设计主要指IC版图设计，一般由半导体厂家完成；系统级设计主要面对大型复杂的电子产品；而一般民用及教学所涉及基本是电路级设计。我们常用的EDA软件多属于电路级设计。
电路级设计工作，是在电子工程师接受系统设计任务后，首先确定设计方案，并选择合适的元器件，然后根据具体的元器件设计电路原理图，接着进行第一次仿真。其中包括数字电路的逻辑模拟、故障分析、模拟电路的交直流分析、瞬态分析等。这一次仿真主要是检验设计方案在功能方面的正确性。

   仿真通过后，根据原理图产生的电气连接网络表进行PCB板的自动布局布线，有条件的还可以进行PCB后分析。其中包括热分析、噪声及窜扰分析、电磁兼容分析、可靠性分析等，并可将分析后的结果参数反馈回电路图，进行第二次仿真，也称作后仿真。后仿真主要是检验PCB板在实际工作环境中的可行性。

   二、 EDA技术的历史与发展

   EDA技术发展历程大致可分为三个阶段。20世纪70年代为计算机辅助设计(CAD)阶段，人们开始用计算机取代手工操作进行IC版图编辑、PCB布局布线。80年代为计算机辅助工程(CAE)阶段。与CAD相比，CAE除了有纯粹的图形绘制功能外，又增加了电路功能分析和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。20世纪90年代为电子系统设计自动化(EDA)阶段，同时又出现了计算机辅助工艺（CAPP）、计算机辅助制造（CAM）等。

   三、 EDA的应用

   现在EDA技术应用广泛，包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA 技术已在各大公司、科研和教学部门广泛使用。

   在产品设计与制造方面，EDA 技术可实现前期的计算机仿真、系统级模拟及测试环境的仿真、PCB的制作、电路板的焊接、ASIC的设计等。

   在教学方面，我国高校是从九十年代中期开始EDA教育的，现在几乎所有理工科类高校都开设了EDA课程。这些课程主要是让学生了解EDA的基本概念和原理，使用EDA软件进行电子电路课程的实验及从事简单系统的设计。

   四、 EDA常用软件

   EDA工具层出不穷，目前进入我国并具有广泛影响的EDA软件有：EWB、PSpice、OrCAD、PCAD、Protel、Viewlogic、Mentor、Graphics、Synopsys、LSIlogic、Cadence等等。这些工具都有较强的功能，一般可用于几个方面，例如很多软件都可以进行电路设计与仿真，同时也可以进行PCB自动布局布线，可输出多种网表文件与第三方软件接口。下面按主要功能或主要应用场合进行划分。

1 电子电路设计与仿真工具
   电子电路设计与仿真工具包括PSpice、EWB、Matlab、SystemView、MMICAD等。下面简单介绍前两种软件。
（1） PSpice：基于Spice的PC版软件。Spice（Simulation Program with Integrated Circuit Emphasis）是由美国加州大学推出的电路分析仿真软件，是20世纪80年代世界上应用最广的电路设计软件，1988年被定为美国国家标准。1984年，美国MicroSim公司推出了PSpice。PSpice是一种强大的模拟和数字电路混合信号仿真软件，包括对中规模集成电路(MSI)和大规模集成电路(LSI)提供多种分析功能，而且仿真精度高，在国内普遍使用。
（2）EWB(Electronic Workbench)软件：Interactive ImageTechnologies Ltd在20世纪90年代初推出的电路仿真软件，主要用于模拟和数字电路的仿真。高版本已更名为Multisim。相对于其它EDA软件，它提供了万用表、示波器、信号发生器等虚拟仪器。该软件的界面直观，易学易用。它的很多功能模仿了Spice的设计，分析功能也较强。

2 PCB设计软件
   PCB(Printed—Circuit Board)设计软件种类很多，如Protel、OrCAD、PowerPCB、Cadence PSD、MentorGraphices的Expedition PCB、Winboard/Windraft/IvexSPICE、PCB Studio等等。目前在我国使用最普遍的应属Protel。

   Protel是PROTEL（现更名为Altium）公司在20世纪80年代末推出的CAD工具。它较早在国内使用，普及率很高。早期的Protel主要作为印刷板自动布线工具使用，现在普遍使用的是Protel 99 SE。它是个完整的全方位电路设计系统，包含了电原理图绘制、模拟电路与数字电路混合信号仿真、多层印刷电路板设计，可编程逻辑器件设计等功能，并具有Client/Server体系结构，同时还兼容一些其它设计软件的文件格式。Protel软件功能强大、界面友好、使用方便。它最具代表性的是电路设计和PCB设计。

3 IC设计软件
   IC设计工具很多，其中按市场所占份额排行为Cadence、Mentor Graphics和Synopsys。这三家都是ASIC设计领域相当有名的软件供应商。其它公司的软件相对来说使用者较少。

4 其它EDA软件
（1） VHDL语言：超高速集成电路硬件描述语言（Vhsic Hardware Deseription Languagt，简称VHDL），是IEEE的一项标准设计语言。它源于美国国防部提出的超高速集成电路（Very High Speed Integrated Circuit，简称VHSIC）计划，是ASIC设计和PLD设计的一种主要输入工具。
（2） Veriolg HDL：Verilog公司推出的硬件描述语言，在ASIC设计方面与VHDL语言平分秋色。

   五、 EDA软件的使用

   一般的EDA软件主要实现三项任务：电原理图（简称电路图）的创建、混合信号的仿真及PCB（印刷电路板）制版等。

   一般的流程是先创建电路图，然后进行电路图的仿真，最后将电路图转化（自动或手动）为PCB图。能执行PCB图的仿真的软件比较少。

   本书将介绍几种主要的仿真及设计软件，即PSpice、Multisim及Protel。

   PSpice软件以PSpice 80评估版为蓝本，整个软件由原理图编辑、电路仿真、激励源编辑、输出绘图等几个子程序组成，每个子程序各有独立的窗口。

   Multisim软件以Multisim 2001教育版为蓝本。该软件提供了万用表、示波器、信号发生器等虚拟仪器。它的分析功能是以Spice为核心的，其自带的分析方法还是很丰富的。

   Protel软件以Protel 99 SE为蓝本，是个完整的全方位电路设计系统，包含了电路图的绘制、混合信号仿真、多层印刷电路板设计、可编程逻辑器件设计、图表生成等功能。所有模块都集合在一个窗口里，并具有Client/Server体系结构，同时可与OrCAD、PSpice、Excel等软件相兼容。

   本书简洁地介绍Protel、Pspice及Multisim等三种软件的使用，以及在电子电路仿真与设计方面的应用。三种软件的功能相近，但是各有所长，Pspice、Multisim两种软件主要侧重电路的仿真，Protel软件侧重电路图及PCB图的设计。