CAST发布比原芯片快12倍的新款8051 IP内核

 Woodcliff Lake, New Jersey, 2009年2月16, 硅IP供应商CAST公司发布了一款8051兼容处理器家族新成员-- R8051XC2 IP内核。该新内核比原先8051芯片运行速度高达12.1倍，是目前CAST所发布的最高速的内核。同时,CAST相信此内核也是目前市场上最快的8位8051 IP。

    CAST董事长 Hal Barbour说：“8051是世界上最流行的微型控制器，甚至在如今先进的产品中均起到各种各样重要的作用。自从1997年起,我们就开始发布8051 IP，因此对该市场非常了解。可以这样说, R8051XC2是市场上最快、最高效、最灵活，最方便用户的IP内核。”

    新型8051内核专用于ASIC或FPGA片上系统（SoC）设计，具有单时钟体系结构，平均使用2.12时钟周期执行一条指令。高效的性能同时也能降低功耗，例如对于同样操作，新型R8051XC2新型内核，运用更少的时钟周期，实现比CAST原先最好的8051都要高效10%。详情请浏览www.cast-inc.com/cores/r8051xc2。

    该新型内核可以高度进行配置，从配备多种外围设备的全功能处理器到处理特殊事件的流水线控制器，均可进行灵活配置。客户可以购买全配置版本来满足对所有版本的需求, 或者选择预先定义好的现成的版本, 抑或定制一个拥有特殊功能的版本来满足具体要求。R8051XC2兼容全部MCS51指令，支持片上调试功能，并且支持KEILC51开发工具从而保证了R8051XC2系统的快速及成功开发。

    R8051XC2的开发是建立在多年的8051 IP经验及数百个成功的客户设计之上。该产品现已上市。

业内人士观点：中国IP产业发展乐观

原型设计服务、IP代理以及整合服务厂商S2C不久前联合包括CAST、eASIC、IPextreme、Tensilica、Transwitch等在内的IP原厂在上海和北京分别召开了为期一天的SoCIP2008研讨展览会，借此机会，EE Times-China记者有幸采访了该公司董事长兼首席技术官陈睦仁，请他就中国以及全球半导体IP市场的现状和未来谈谈自己的一些看法。

您如何看待中国半导体IP市场的现状和未来？

我个人对中国IP市场的未来是非常乐观的。从目前来看，中国IC设计公司已经慢慢接受了购买IP的概念，也意识到开发IP是一件长期的事情：很多公司希望自己开发IP能够帮他们赚钱，至少可以省钱，但结果却事与愿违。原因是除了前期开发，还需要后期支持、验证、Bugfix等大量工作需要进行，这会浪费大量的时间。当然需要强调的是，购买IP的前提是市场上已经有成熟的、经过验证的IP。如果没有，那就要另当别论了。

一个很好的例子能够说明中国IP市场的发展：几年前我们的营收中IP业务的比例几乎为零，而现在它已经占据S2C业务总量的20%，而且这个趋势还在延续下去。中国IC设计企业很多，但大部分都是小公司。他们不可能像大公司那样什么都可以自己来做。而要在市场上获得立足之地，就必须加快推出产品的脚步。因此只能用整合的方法，所以一定会促进IP市场的繁荣。

另外谈到刚刚起步的中国半导体IP产业，我同样感到乐观。虽然几年前北京和上海各成立了一个IP机构平台，但只是起到了一个展示的作用，没有给企业带来多少真正的好处。然而我们最近却注意到，一些本土IP公司的产品做得相当不错。遗憾的是这些技术型的企业在业务上却没有多大起色。原因是他们大都缺乏市场推广的渠道和方法。这就需要一个能把整个产业链整合起来的中间角色。S2C存在的意义正在于此。总得来说，中国IP企业的发展空间还很大，我们的优势在于能够开发出更加符合自身需求的产品。而一旦在竞争残酷的中国市场立足下来，就会在更远的未来把他们返销给欧美市场。从而获得更大的发展空间。

作为一家IP代理厂商，S2C联合这些IP供应商举办这次会议的目的是什么？

主要目的还是为客户和原厂提供一个面对面交流的机会。中国的IC厂家，特别是S2C的客户群，目前开发的产品很多还都属于ASSP的范畴。这些企业在研发过程中需要大量成熟的IP，而不仅仅是某几个IP。为了让他们更好的了解这些产品，我们大家一起举办了这次会议。目的就是把这些IP整合在一个秀场内，通过面对面的交流增进彼此了解的机会。原厂可以知道客户关心的是什么，更重要的是客户也能更加了解原厂的产品。等到他们真正需要这些服务的时候，他就知道找谁。另外和其他大型IC展会不同的是，我们的观众群是更加细分的。来的都是与IP相关的，这也使得沟通更加高效和顺畅。

如今的IC设计公司都面临着许多压力，这对IP供应商的业务有影响吗？

我个人觉得对IP公司来说这反倒不失为一个机会——尽管许多公司都想压缩成本，但是IC设计公司却不能因此停止设计。因为一旦景气回升，你就可能抓不到机会了。一个较为变通的方法是，留下你的核心设计人员，通过购买IP来弥补人员裁减带来的人力损失。没有错，在当前的经济压力下，许多公司都调低了下一季的业绩预期。但是如何去避免它，也是要借用现有的市场。聘请一个工程师，不管怎样都要做事情，也许是不重要的事情。而购买IP就可以做到有的放矢，有目的的去进行。

此外还有就是地域性的问题。受次贷危机影响最主要的是美国消费，但对中国影响不多。所以现在反倒是中国IP产业的一个机会。也正是因为如此，国外IP公司才会积极参加这个展会。

您提到可以采用IP降低成本，但是IP也并不便宜。

每个人都觉得IP好贵，但是不要忘了它能作的事情。我已经提到，开发IP并不只是需要写写程序那么简单，还需要测试，归档，Debug等大量工作来进行，这些由谁来做？也许你花了6个月写完程序，顺利的话很快就可以进入应用，但不顺利的时候可能还需要另外6个月来进行各种工作，一年下来的确是省钱了，但是你已经错过市场机会了。购买IP则不同，这些IP是经过验证的，而且别人还在生产中。所以你感觉价钱贵，但是总体成本却并非如此。

此外，IP也有不同的买法。相对而言，RTL形式比较贵，Netlist形式则比较便宜。S2C的灵活之处就在于我们能够提供不同形式的IP。从而应对不同客户的需求。

你觉得今明两年IP市场的机会在哪里？

首先是HDMI。现在很多家庭都在购买平板电视，并且希望直接在大屏幕上欣赏数码相机、数码摄像机中的内容。因此很多公司都在积极进入这个市场。其次还是一些处理器，比如Tensilica的音视频处理器，还有最简单的8051依然被广泛的应用在各种产品中，而且很多多核产品也在采用8051。因此感觉在短期内，还是很受欢迎的。

不过在HDMI方面，有关它和Displayport的竞争也一直存在。而且即使某个标准将来被胜出，但平板电视是非常贵重的产品，消费者不可能马上就换机。因此能够支持两个标准的接口芯片应该很有市场。Transwitch先行一步，已经推出了这样的IP。相信会有不错的前景。对于中国IC设计公司来说，也创造了一个很好的机会。

陈睦仁：中国半导体IP市场和中国本土IP产业未来前景都相当乐观

如何仿真IP核（建立modelsim仿真库完整解析）

IP核生成文件：（Xilinx/Altera 同）
IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－>Language Template->COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该文件也要加入工程。（在 ISE中点中该核，在对应的 processes 窗口中运行“ View Verilog Functional Model ”即可查看该 .v 文件）。如下图所示。
  
 
1． 在 ISE 集成环境中仿真 IP核
IP 核应该在新建的工程中进行仿真与例化；在原工程中可以例化使用，但好像不能直接对它加 testbench 后进行仿真。如下两图所示。 
  
  图 1：直接在工程中对 ip核加 testbench 仿真时出错
 
图 2：新建工程单独对 ip核仿真
 
2．在 modelsim中仿真 ip 核
a．在 modelsim中编译库（Xiliinx）
（1）在$Modeltech_6.0d/Xilinx_lib_tt下新建文件夹 Xilinx_lib（$代表安装盘符）
（2）打开 Modelsim->File->Change Diriectory，将路径指向刚才新建的文件夹 Xilinx_lib，这样 Xilinx 编译的所有库都将会在该文件夹下。
（3）编译 Xilinx 库。在$Xilinx->verilog->src 下有三个库“simprims”，“unisims”和“xilinxcorelib”。在 modelsim 的 workpace 窗口 Library 属性中点右键->new->library（或在File 菜单下 new->libary），输入库名（自定义）如 Xilinx_lib_tt，这样在 workpace library 属性下就可看到 Xilinx_lib_tt 了。
（4）modelsim 中选中 compile，在弹出的对话框中，library 选择刚才新建的 xilinx_lib_tt，查找范围为 xilinx 库（$Xilinx/verilog/src/），如 XilinxCoreLib，选中文件编译即可。

b． 在 modelsim中加载已编译的库
当要在 modelsim 中仿真带有 ip 核的设计时，需要加载对应公司的库才能仿真。仿真Xilinx 公司ip 核时需要在原工程文件中加入 ip 核的行为描述文件（<核名>.v）。
如果工程文件直接包含在 xilinx“ XilinxCoreLib” library中，则可直接进行仿真。
如果工程文件开始默认包含在“work”library 中，则需要在 Simulation->Start Simulation->library 中添加已编译的库，如图示。这样就可以对 ip 核进行仿真了。
 
   aa．在 modelsim中编译 Altera 的库与 Xilinx方法一样
   bb．在 modelsim中对 ip 核进行仿真，与 xilinx 一致；首先需要在 modelsim工程中加入设计文件，testbench 文件以及核的行为描述文件（<核名>.v）；其次，自 File 菜单中更改库路径指向已编译的 altera库路径（否则原先编译的 altera 库将变为不可用，unavailable），这
时原先编译的库将变为可用，然后在 Simulation->Start Simulation->library中添加库路径（同Xilinx，图4，图附 3）。
 
图 3：编译xilinx 库 
  
                              
图 4：加入库进行核仿真
 
使用 modelsim 进行仿真，相对在 ISE 或 Quartus 中直接调用 modelsim，至少有三个好处：

1.   速度快。仿真必然会不停的修改设计，每次修改设计后在 ISE 中需要重新综合后才能调用 modelsim；而在 Quartus 中时间花费更多，它还要等布局布线完成了才能调用。这样每次等待是件很痛苦的事。而直接在 modelsim 里面仿真，修改后只要重新编译即可仿真，速度要快的多。不过这样有一个坏处，那就是设计不一定是可综合的。但只要我们编程时时刻遵循可综合设计规则，培养良好的编程风格，这个缺点影响可减到最低。
2.   调试方便。在 ISE/Quartus 中调用 modelsim仿真只能看到输入输出信号，而对于设计的中间信号/变量，特别是ip核的内部信号/变量无法观测。而在modelsim中直接仿真可以观测设计中出现的任何信号/变量无和 ip 核内的任何信号/变量，这样我们设计的数据流向就可以很清楚的表示出来，还可以检测不同编程方式的处理效果，极大的方便了调试。
3.   修改参数方便。在 modelsim中仿真 ip 核时需要将该 ip 核的行为描述文件加入到工程中去。修改该行为描述文件中 ip 核的参数可以方便的更改 ip 核特性。

附 A：在 ISE/Quartus中直接调用 modelsim。
 
a．先安装 ISE，再安装 modelsim，则 modelsim会自动嵌入到 ISE 中去，如图附 1。ISE集成环境下：Edit->Preferences->Integrated Tools可以设置常用的第三方仿真，综合工具。 
                                
图附 A1：ISE 中调用 modelsim
 
b．直接在 ISE 中编译库
    除了可以用前面介绍的方法自己编译ISE的库外，还可以在ISE环境下自动编译库，编译完成之后将会自动嵌入到 modelsim的 libarary中去，非常方便。 

    编译之前，首先把modelsim的属性文件 modelsim.ini（$Modeltech_6.0d/modelsim.ini）的“只读”属性去掉，否则每次都要重新编译。然后在 ISE 环境下新建一个工程，选中芯片型号，在出现的 process 窗口中可以看到“Desin Entry Utilities”，展开它可以看到“Compile HDL Simulation Libraries”，双击它即可自动编译 ISE 的库（要确保 Process属性窗口中“Target Simulator”正确设置为“Modelsim SE”，如图附 2）；编译好的库放在$Xilinx/Verilog/mti_se/ 下（在 modelsim中仿真 ip 核需添加库时指向该路径即可，如图附 3）。
                              
图附 2：ISE中编译库
                          
图附 3：ISE中编译库后自动在 modelsim里加载

aa．在 Quartus 中设置第三方工具
     在 Quartus 环境下：Assignment->EDA Tool Settings->….如图附 3 所示，在“EDA Tool Settings”下拉框中选择“Simulation”窗口，设置“Tool name”（如 Modelsim（verilog）），并选中下面的“Run this tool automatically after compliation”。这样每次 Quartus 综合完之后将会自动调用 modelsim仿真了。同时要注意，在“More Setting”中“command/macro file”应选为“None”，否则当你使用别的 testbench 时，调用将会出错。 
 
bb．在 Quartus 中自动编译库：  尚未发现有此方法，暂时只能由用户自己编译。
 
附 B：Xilinx/Altera 库文件
a． 与 Xilinx 相关的库有三个：
（编译路径：$Xilinx/Verilog/src/(XilinxCoreLib, unisims,simprims)，编译时可改名）
-L 表示仿真时需要的库文件。（下面的命名方式可以使 Modelsim对库进行准确映射）
Xilinxcorelib_ver            对应 Xilinx 提供的软核的功能仿真库；
Unisims_ver                 对应使用 ECS所做的原理图的功能仿真库；
Simprims_ver                对应项目布局布线以后的时序仿真库。
 
b． 与 Altera 相关的库暂时只用到一个（Altera 的用的还不熟哦^_^）：
（编译路径：$Quartus50/eda/sim_lib）
命名方式可以任意

线阵CCD图像传感器驱动电路的设计

 随着CCD性能的不断提高，CCD技术在军、民用领域都得到了广泛的应用。介绍了TCDl501C线阵CCD的驱动电路设计，详细介绍了用VHDL完成的CCD图像传感器驱动时序设计和视频输出差分信号驱动电路的设计。

      1 引言
   

       电荷耦合器件(CCD，Charge Couple Device)是20世纪60年代末期出现的新型半导体器件。目前随着CCD器件性能不断提高，在图像传感、尺寸测量及定位测控等领域的应用日益广泛，CCD应用的前端驱动电路成本价格昂贵，而且性能指标受到生产厂家技术和工艺水平的制约，给用户带来很大的不便。CCD驱动器有两种：一种是在脉冲作用下CCD器件输出模拟信号，经后端增益调整电路进行电压或功率放大再送给用户；另一种是在此基础上还包含将其模拟量按一定的输出格式进行数字化的部分，然后将数字信息传输给用户，通常的线阵CCD摄像机就指后者，外加机械扫描装置即可成像。所以根据不同应用领域和技术指标要求，选择不同型号的线阵CCD器件，设计方便灵活的驱动电路与之匹配是CCD应用中的关键技术之一。
   

      本文以TCDl501C型CCD图像传感器为例，介绍了其性能参数及外围驱动电路的设计，驱动时序参数可以通过VHDL程序灵活设置，该电路已成功开发并应用于某型非接触式位置测量产品中。

      2 CCD工作原理
   

      CCD是以电荷作为信号，而不同于其他大多数器件是以电流或者电压为信号，其基本功能是信号电荷的产生、存储、传输和检测。当光入射到CCD的光敏面时，CCD首先完成光电转换，即产生与入射光辐射量成线性关系的光电荷。CCD的工作原理是被摄物体反射光线到CCD器件上，CCD根据光的强弱积聚相应的电荷，产生与光电荷量成正比的弱电压信号，经过滤波、放大处理，通过驱动电路输出一个能表示敏感物体光强弱的电信号或标准的视频信号。基于上述将一维光学信息转变为电信息输出的原理，线阵CCD可以实现图像传感和尺寸测量的功能。图1为CCD光谱响应曲线。

      3 驱动电路的实现
   

      线阵CCD TCDl501C的主要技术指标如下：像敏单元数为5 000；像元尺寸为7 μmx7μ；像元中心距为7μm；像元总长为35 mm；光谱响应范围为400 nm～1000 nm，光谱响应峰值波长为550 nm，灵敏度为10.4 V/lx.s~15.6 V/lx.s。使CCD芯片正常工作的驱动电路主要有两大功能。一是产生CCD工作所需的多路时序脉冲，二是对CCD输出的原始模拟信号进行处理，包括增益放大、差分信号到单端信号的转换，最后驱动器输出用户所需的模拟或视频信息。

      3.1 基于VHDL的驱动时序设计
   

      本部分设计是基于Xilinx公司的CPLD-XC9572-PC44-10，在ISE6.1环境下开发实现的。CCD器件需要复杂的三相或四相交叠驱动脉冲，多数面阵CCD都是三相或四相驱动，多数线阵CCD都是二相驱动。本文以二相线阵CCD图像传感器TCDl501C为例，实现了用CPLD完成的驱动电路设计。

      CCD为容性负载，工作频率高时有一定的功耗，因此需要对CPLD输出的复位脉冲RS、移位脉冲(又称光积分脉冲)SH、箝位脉冲CP、采保脉冲SP，以及二相时钟脉冲φ1E、φ2E等各路驱动脉冲采用74HCl4进行整形和驱动能力的放大，然后再送至TCDl501C器件的相应输入端，在CCD的模拟信号输出端将得到信号OS和补偿信号DOS。TCDl501C典型的最佳工作频率是lMHz，该器件具有5 000个有效像元输出。TCDl501C正常工作时要有76个哑像元输出，一个扫描行周期内至少应包含有5 076个时钟脉冲，即TSH>5 076xφ1E 0.1μs，在本设计中TSH=5200xφ1E。

      由此可见，改变时钟脉冲频率或增加光积分脉冲周期内的时钟脉冲数，可以改变光积分周期，通常φ1E的频率设置为可调节的，这样可以根据CCD器件的实际应用环境灵活运用CCD器件的优点以改变光积分时间。只要条件允许，为降低CCD的电荷转移损失率，CCD驱动脉冲的频率应尽可能小。驱动脉冲的频率降低时，可以在示波器上观察到CCD输出信号幅值明显增强。图2所示为CCD工作波形。

    下面是产生时序脉冲的VHDL程序：

      3.2 基于AD623的CCD输出信号差分驱动设计
   

       CCD在驱动脉冲的作用下，经移位寄存器顺序输出视频信号，复位脉冲RS每复位一次，CCD输出一个光脉冲信号。由于TCDl501C信号检测采用选通电荷积分器结构，使其视频输出信号中叠加了一些由周期性复位信号RS引起的串扰信号，而且有效信号幅值较小，约为500 mV，直流电压约有4.1V，这是一组典型的共模电压较高、有效差模信号较低的差分信号，信号波形如图3和图4所示，所以模拟信号输出在进行后续处理(包括长线传输、A/D转换等)之前要进行一系列预处理，消除视频信号中的复位脉冲串扰及其他干扰，将微弱的视频信号进行幅值放大及驱动能力的放大。由于是对差分信号的处理，所以先讨论一下差分电路的基本概念。图5为差分信号测量电路里差模和共模电压示意图，VDIFF是信号差模电压，VCM是信号共模电压，信号输出VOUT=R2/R1·VDIFF=G·VDIFF。理想状态下，一般差模增益G≥l，而共模增益(％mismatch/100)xG/(G+1)接近于零，因此可以看出共模增益主要是电阻不匹配的函数，在实际测量电路中可能会由于电阻值的微小不匹配而导致两个输入端的共模电压不一致，而使电路的直流共模增益不为零。共模抑制比(CMRR)就是差模增益G与共模增益的比值，用对数形式表示：20lg [(100/％mismatch)×(C+1)]。实际工程应用中，电路工作在一个很大的噪声源中，如50 Hz交流电源线的噪声、设备的开关噪声、无线信号的传输噪声，这些干扰信号作用在差分输入端，将会在输出端产生一个共模信号，因此差分信号处理除了要求有高的DC CMRR，还要有高的AC CMRR。

       在电路设计中选用了ADI公司的仪器仪表放大器AD623，内部结构原理如图6所示。

       AD623集成了3路运放，可单电源或双电源工作，具有较高的CMRR和极低的电压漂移，除了一个控制可编程增益的外接电阻外，所有元件都集成在内部，提高了电路温度稳定度和可靠性。应用AD623的CCD模拟信号处理电路如图7，将视频信号及其补偿输出分别送至AD623的反相和同相输入端，在AD623的输出端接一级射极跟随器以增强信号的驱动能力。选用该器件可消除采用普通运放和外围电阻所引起的输出信号的温度漂移。

       4 结束语
   

       基于上述开发的线阵CCD驱动器已调试成功，并且用于某位置测量系统中，工作稳定可靠。本设计方案只要再拓展AD转换部分就可以应用于成像系统的前端。

本文来源：国外电子元器件    作者：王杰艳

基于Avalon总线的可配置LCD控制器IP核的设计

基于NiosII 软核的SOPC（System On Programmable Chip）是Altera 公司提出的片上可编程系统解决方案，它将CPU、存储器、I/O接口、DSP 模块以及锁相环（PLL）的系统设计所必须的模块集成到一片FPGA 上，构成一个可编程的片上系统，使所设计的电路在其规模、可靠性、体积、功耗、功能、上市周期、开发成本、产品维护以及硬件升级等多方面实现最优化。

　　目前在Altera SOPC Builder 下集成了包括UART、SPI、Ethernet、SDRAM、Flash、DMA等控制器的IP 核。此外，用户也可以根据系统的需要自己设计或者购买第三方厂商的IP 核通过Avalon 总线像搭积木一样方便地将这些IP 捆绑的系统上。但是在显示接口上，Altera公司只提供了一个16*2 的字符型LCD 控制器的IP 核，只能用来显示数字和英文字母。如用户需要图形显示（如MP4 和PDA）则需要外接专用控制芯片或自己设计IP 核，使用起来很不方便。因此我们设计一个基于Nios II 系统的可配置LCD 控制器的IP 核，本IP 核可以方便的通过Avalon 挂接到Nios II 的系统上。考虑到目前LCD 显示屏的实际需要，我们设计的LCD 显示控制IP 核具有以下主要功能：

• 　　以Avalon 总线流传输模式提供接口；
• 　　为LCD 屏提供扫描时序信号和显示数据；
• 　　提供可以选择的分辨率，最大可以支持1024*768；
• 　　可以通过软件配置显存的基地址和大小；

　　1. Avalon 总线规范

　　1.1 总线概述

　　Avalon 总线是Altera 公司为SOPC 系统开发的一种专用的内部连线技术，是一种理想的用于系统处理器和外设之间的内联总线。它是构建在Nios II 软核的基础上，由Altera 公司提供SOPC Builder 系统设计工具自动生成。

　　Avalon 总线支持多个主外设，任何一个主外设都可以直接进行存储器访问（DMA），而无须Nios II 处理器的干预。一般的系统总线（如AMBA 总线）都是采用主端总裁机制，而Avalon 采用DMA 从端仲裁机制，能够实现真正意义上的多模块DMA 并行传输，而不相互影响。

　　Avalon 总线允许多个主端口连接到总线模块，实现总线的的并发多主端口传输的功能，而总线模块不需要额外的特殊信号；当有多个主外设试图同时访问同一外设时，由 Avalon总线模块内部的从端口仲裁逻辑来处理冲突，对于主端口来说，它并不会感到有另一个主端口也在争用该外设，而是简单的发现它的等待请求信号一直有效，直到目标外设从端口准备好来处理自己的请求。因此，多个主外设只要不是同时访问同一个从外设，即可同时进行总线传输。仲裁的详细信息被封装在总线内部，主外设和从外设的接口是一致的，与外设的数量无关。

　　1.2 Avalon 总线流传输模式

　　Avalon 规定了各种传输模式，这里只介绍本IP 核所使用的流传输模式。关于其他的总线模式读者可以Avalon 的总线规范。

　　流传输模式是在流模式主外设和流模式从外设之间建立一个开放的信道以供连续的数据传输。该信道使得只要存在有效数据，数据便能在主从端口对之间流动，主外设不必为了确定从端口是否可用而不断地访问从外设的寄存器。流传输模式使得主从端口之间的数据吞吐量达到最大，同时避免了从外设数据溢出。流传输模式最适合DMA 传输。一个只包含简单的流控制信号和一个计数器的DMA 控制器就可以用来在一个从外设和一个存储器之间连续地传输数据。

　　由于数据流是从Avalon 总线流向LCD 控制器，所以是流模式的从端口写传输。图1 显示了流模式从端口写传输的模型。

　　除了基本从端口传输中使用的信号外，流模式外设的接口中又引入了readyfordata、dataavailable 和 endofpacket 三个信号。流模式从端口就是指使用了一个或多个上述信号的从端口。readyfordata 有效表示外设准备好接受 Avalon 总线模块的写传输；dataavailable 有效表示能够为来自 Avalon 总线模块的读传输提供数据。Avalon 总线模块只在 readyfordata或 dataavailable 有效时才会发起传输行为。endofpacket 信号的含义取决于用户设计。

　　流模式从端口写传输模型的时序如图2 所示。

图2 流模式从端口写传输时序

使用OCP总线接口的3D图形硬件IP

相关文章 ? 微软发布新的嵌入式系统发展策略，系列产品将更名 (2008-05-12) ? 使用AADL语言分析和设计嵌入式系统 (2008-05-05) ? CEVA针对无线、多媒体应用发布高性能及低功耗平台 (2008-05-04) ? 嵌入式系统会议二十周年：所有的设计都将转向嵌入式设计 (2008-04-28) ? 联发科技获CEVA授权，采用CEVA-X DSP内核和子系统 (2008-04-21) 更多相关文章 精品文章 ? 中国大陆最具发展潜力的10家IC设计公司 ? 完美变身展望未来，恩智浦高管谈2008战略 ? 2007年十大模拟混合信号IC和数字IC评选 ? 数字融合机遇与挑战并存，中国和印度将成掌握其命运的“操盘手”？ ? 纪念岑英权博士 更多精品文章 嵌入式系统中的图形处理技术(如用户界面和游戏)正在不断发展和改善，例如从基于2D的交互图形发展到基于3D的交互图形。便携式游戏站(PSP)这样的便携式设备就实现了PlayStation 2类3D图形质量。而在PC图形方面，可以让开发人员在顶点和片段层级配置功能的可编程着色方案已经成为DirectX和OpernGL API基础架构的主要方案，这类硬件在像Xbox360和PlayStation 3这样的游戏设备上已经形成了非常丰富的内容和经验。然而嵌入式系统中的图形处理存在着很多问题和挑战需要开发人员去解决，例如为了保持长电池寿命所需的低功耗，因为空间约束要使系统的器件数量最少，以及限制门的数量以降低成本。 Khronos Group公司正在定义针对嵌入式领域的各种媒体API，目前已经发布了一种图形API，即OpenGL ES。该OpenGL ES共有1.x和2.x两个版本，分别针对固定图形管线和可编程图形管线，这种方法与PC图形中用的方法是一样的。 DMP图形内核概述 DMP为嵌入式领域中的便携式设备、移动电话、汽车导航系统、娱乐游戏机和所有其它嵌入式图形设备提供了可扩展的高性能、低功耗3D图形内核。PICA200是最新的3D图形IP内核，涵盖了前面提到的所有应用领域。 该内核由多个组件组成，包括OpenGL ES标准功能以及我们自己最初的图形技术。这些组件是根据用户要求以及带有定制要素(如性能、存储器带宽和功耗)的目标系统构建的。在选择IP接口方案时，很难设定在这么宽的应用范围下用户的具体要求。在采用开放内核协议(OCP)作为我们组件的标准总线接口方面DMP一直做得非常成功。 Maestro技术 通过采用OpenGL ES 1.1和我们自己的、被称为Maestro的扩展图形API，图形内核已经取得了很好的高性能低功耗效果。这些Maestro功能包括了各种目标应用中频繁使用和实用的图形功能，包括各种光照和明暗处理模型，例如Phong、Cook-Torrance和BRDF、阴影效应、多边形细分以及过程纹理。 1：Maestro功能、光照、阴影和微粒效果 Maestro功能利用我们改进的最初算法以硬连线逻辑形式实现，从而解决了嵌入式系统设计中低功耗与高性能的矛盾。Maestro功能可以实现非常丰富的内容，比如PC和便携式设备上的控制台图形(图1)。 Maestro功能包括以下一些效果： 1. 光照Maestro-包括按照每个片断的高性能光照功能，并支持各种明暗处理模型，如Phong、同向/异向 BRD以及下表面散射； 2. 阴影Maestro-支持实时的硬阴影和软阴影处理； 3. 形状Maestro-通过用硬件(例如NURBS和多边形细分)产生精细的多边形来减少存储器带宽，因此可以使输入数据量实现最小化； 4. 映像Maestro-支持凹凸映像和过程纹理，并且过程纹理不需要任何存储器读取来生成纹理图像，因为图像是根据算术等式产生的； 5. 微粒Maestro-用硬件产生雾化、云和气体效果。 图1：由Futuremark和DMP合作开发的PICA200演示场景。 图2：只使用OpenGL ES的渲染结果(左边)以及用OpenGL ES 和我们的Maestro API后的渲染结果(右边) 图3：利用我们的阴影Maestro API实现的实时软阴影渲染。 图4：使用形状Maestro的多边形细分实例。左边的图形显示了来自主CPU的输入控制多边形，右边的图形显示了我们的图形硬件实时产生的多边形。 图5：映像Maestro实例(左边：针对每个片段光照的凹凸映像，右边：利用没有任何纹理存储器访问的过程纹理硬件实现的木纹图案)。 图6：微粒 Maestro可以产生雾化、云和气体效果。在我们的渲染算法中，清晰和模糊对象的组合没有任何的瑕疵。 2：硬件框图 这些Maestro技术通过算法优化以及多个研究机构的长期研究得以实现。目前我们正在向嵌入式系统引入PC级的图形和经验。 硬件框图 下面是图形内核的框图。 在图7中的所有红色箭头都指向了采用OCP的存储器总线接口。 图7：PICA200框图。 在开发PICA200内核的过程中解决了以下一些挑战： 1)为了涵盖所有嵌入式系统，IP内核必须支持各种运行光谱的设备，包括从带微型显示屏的移动电话到带很大显示器的娱乐设备。 2)3D图形硬件需要极大的带宽用于命令、纹理、色彩和z缓冲器读/写访问，而这种带宽将确定3D IP内核的性能，并且 3)IP内核应能很容易地集成到SoC系统环境中。 为解决所有这些问题，我们决定采用OCP作为我们构建模块方案的标准接口基础架构。结果是，我们可以提供下面的选项来满足用户的需求(表1)。 以移动电话系统为例，要求支持OpenGL ES功能和VGA显示器尺寸，功耗应该最小，因此在这种情况下，顶点处理器和纹理管线的数量需要分别优化为两个(当然这里的数量仅仅是一个例子)。Maestro功能的实现并不仅仅支持Open ES,因为在大量的蜂窝电话中不需要非标准的功能。纹理缓存参数也可以针对SoC总线特性进行优化，因为事实上这些参数是由OCP标准自动提供的。在像娱乐游戏机这样的应用中，所有Maestro功能都需要组件来支持更高质量和吸引人的内容以及高性能和大显示器尺寸。 我们还采用了利用OCP线程协议的预取机制。这对于避免渲染管线的停顿以保持很高的渲染性能来说是很重要的。表2给出了在该图形内核中线程ID分配的实例，在这个例子中，内核共有四个纹理模块。 OCP2.2支持标示哪个线程允许失序响应，但是这个特殊DMP内核并不支持失序处理，因为对色彩和深度缓冲器的访问需要使用基于读-修改-写锁定的访问，对其它的访问没有针对失序访问支持的逻辑和FIFO，以便生成小型IP内核及支持上述各种应用。为了在没有标示功能条件下获得较好的存储器访问性能，这种图形内核针对基于模块化的光栅化处理进行了优化，所有从三角函数产生的象素都要通过4X4这样的矩形块处理，以便通过长突发长度访问和数据访问跟上对齐地址而充分利用存储器访问，并为纹理和色彩缓冲器获得较高的缓存利用率。 3：OCP好处 使用OCP的最大好处是广泛使用的行业标准是开放的，任何人都能得到。此外，大多数主要的SoC销售商利用和支持OCP。这样一来，我们可以根据协议在我们的接口和缓存中定义某些参数，以优化我们的用户总线访问接口和系统参数，就像表1中的最后一行，这为IP提供商和SoC供应商同时提供了一种高层次的构建模块概念。 表1：PICA200构建模块选项的一部分。 本文小结 这种内核最早是在SIGGRAPH 2006上发布的(图8)，目前PICA200构建内核已经能够供货。 图8：在SIGGRAPH 2006上的FPGA原型展示。 我们多年来一直在为嵌入式应用开发3D图形技术，而利用OCP可以减少开发这种技术的时间和成本。对于IP内核和SoC供应商来说，系统整合工作是一项非常耗时的工作。PICA200内核不仅支持各种嵌入式应用，还通过利用基于OCP的构建模块方案优化了每个系统的性能。OCP提供了能够满足上述设计挑战所需的完整规范和基础架构。 表2：每类事务的线程号。 作者介绍： Eisaku Ohbuchi是DMP公司2D/3D图形硬件IP的硬件工程师。他曾在NEC和NEC电子公司工作，期间有三年时间用于开发移动电话的应用处理器以及图像处理硬件内核，二年时间用于开发PICA?系列图形加速器。 作者：Eisaku Ohbuchi 硬件工程师 DMP公司

基于FSMD模型的IP集成方法

引　言 随着半导体工艺的飞速发展,SOC(系统芯片) 逐渐成为集成电路设计的发展主流。然而,目前集成电路的设计能力和EDA 工具能力却远远落后于半导体工艺的发展。两者之间日益加剧的差距已经成为SOC 技术发展过程中一个突出的障碍。采用IP(知识产权) 复用进行设计是减小这一差距唯一有效的途径。但是,IP 在SOC 上集成是很困难的,必须考虑同步、协议转换、I/ O 缓冲等问题,并非每个验证通过的IP 核集成在一起就能正常工作,为此,出现了很多解决集成问题的方法。 VSIA(虚拟插座接口联盟) 基于系统层合成问题进行了最早的尝试,提出一个VCI (虚拟器件接口) 标准,定义了一种单向、点对点、数据定向传输的协议;为了改善它的局限性,文献提出用两个VCI 接口实现双向连接,不过会增加更多的通信附加延迟。很多EDA 公司也提供了一系列的工具,但是这些工具都要求IP 核模型适合于综合仿真和系统层性能分析,而且还不能与IP 接口合成相关的延迟计算、I/ O时钟约束等低层描述问题。IP 核作为SOC 的一部分必然要与系统中的其它模块或者核之间通信,当IP核内部单元数据传输时序与外部接口传送顺序不一致,或者顺序相同时钟约束不同步都会造成直接集成的失败。因此,本文提出一种比较全面的集成方法,利用了IP 核和SOC 集成的约束条件,是解决IP 核复用问题的关键。 设计流程描述 设计流程图(图1) 中包括IP 设计任务和系统设计及集成,两个任务的连接是通过IP 执行模型和IP延迟模型。IP 延迟模型是IP 核集成时的低层描述。这两种模型应该由IP 设计者提供,而且是IP 成功集成的一个关键要素。从下面的介绍中您将会看到,这些模型不但是IP 设计者保护IP 核内部结构的一个有效措施,而且清楚描述了IP 核的功能及约束条件,解决了IP 设计者与SOC 集成者之间的交互问题。 IP 核设计 所有IP 设计都是从模块的功能说明开始,然后由便于执行的硬件语言来描述。功能单元一般通过RTL (register transfer level) 源代码或者高级行为合成工具(system C 编译器) 描述,在这些描述的基础上可以提取集成所需的IP 执行模型。通常IP 核的结构由执行算术运算的处理单元PU、储存数据的存储管理单元MMU、驱动PU 和MMU 的控制单元CU、控制内部结构和外部环境通信的接口单元IU 构成。 IP 执行模型的产生 假设IP 核的功能单元是用RTL 描述的,处理单元和存储管理单元分别用FSMD(带数据通道的有限状态机) 模型MP 和FSMD 模型集合MM 构造,MM=｛MM1 , MM2 , …, MMi｝ , MMi代表第i 个储存的元素,1≤i ≤NMP ( NPM :连接处理单元与存储管理单元的总线个数) 。 IP 执行模型产生的第一步:将MM 状态与MP 的状态合并起来得到一个FSMD 模型MPM ;第二步:将有序的MPM状态归并为一个超级态,这个超级态将作为存储器的存储状态在2 个I/ O 端口之间传输。 既然IP 核的描述在RTL 层,而且处理单元的所有传输顺序是完全确定的,那么时钟信息可以提取并添加到产生的FSMD 模型MPM中,例如,最后输入的数据与最早输出的数据之间的时间间隔Tpu ( d) ,由PU 与IU 之间的数据交换协议引起的传输延迟时间Δ和数据有效期L T ( d) 。因此,最终IP 执行模型用一个FSMD 模型构造,这个FSMD 模型包括状态合并步骤产生的一系列超级态和数据传输时的时序框架信息。 IP 延迟模型 要将IP 模型嵌入高层系统描述中,系统设计者在性能分析时必须能对合适的虚拟器件进行仿真和评估,因此IP 核的功能描述都是与一个描述时钟约束的延迟模型相结合的,在系统设计之前考虑IP 核的时钟约束可以使得集成优化,另外系统设计者还要考虑这个系统中其它部分与IP 核之间的同步问题。既然IP 执行模型也是描述IP 核的功能和时钟约束的,那么IP 延迟模型是在IP 执行模型形成的过程中产生的。 系统设计 系统设计首先从应用实例的系统规范开始,再从约束标准(速度,面积,功耗等) 出发,在数据库中选择合适的IP 核和采用一系列的综合设计技术(HW/SW划分,系统性能分析,通信合成HW 和SW 等) 。为满足集成约束条件和实现IP 集成,系统设计者只能将系统约束与IP 执行模型提供的执行时间、I/ O 传输顺序、I/ O 时钟约束等低层描述合并起来。 系统约束主要有3 种类型: (1) 全定型:由精确的传送数据和数据传送顺序确定; (2) 半定型:由数据传输的时序框架和不定的数据传送顺序确定; (3) 不定型:这些约束条件是为连接IP 核与系统其它部分的Nr 根总线所规定的,每一个约束条件将转换成FSMD模型来描述总线上的传输过程, 因此集合Mr =｛Mr1 , Mr2 , …, Mri｝描述了每一根外部总线的集成约束条件,Mri代表第i 根总线,1≤i≤Nr , MMP与Mr 之间是一个层次链接集,每一个链接可分为两个子集:数据链接集和控制链接集。控制链接集模拟一个数据交换协议。与层次链接关联的每个数据的时序框架都必须考虑IP 核接口单元与系统之间的数据传输延迟和数据交换协议延迟。 IP 接口合成 合并系统约束和IP 约束有利于优化设计IP 集成要求的IP 接口单元,通过接口单元的每一个I/ O数据都以数据有效期L T ( d) 和两个传送之间的时间间隔TIU两个时序框架为特征量,它们可以通过合并以下约束条件得到: (1) 由IP 执行模型提供的IP 功能和时钟约束; (2) 系统集成约束Mr 和数据传送序列; (3) 传送延迟(处理单元与接口单元之间由于数据config. xml 。这个文件放在应用程序WEB-INF 目录中,在启动时由Struts 构架读取。Struts-config. xml 是一个基于Struts 应用的最重要的配置文件,其中包含了所有的Action 请求(指以. do 结尾的请求) 、相应的Action 处理类、FormBean ,以及页面的转向等信息的配置。下面显示了struts-config. xml 文件中的重要的部分action-mappings。 < struts-config > … < !--===Action Mapping Definitions===-- > 　 < action-mappings > 　　 < !--Process a user logon-- > 　　 < action path =″/ logon″ 　　　 type =″org. apache. struts.webapp. example.LogonAction″ 　　　 name =″logonForm″ 　　　 scope =″session″ input =″/ logon. jsp″> < / action > … < / struts-config > 如果客户端传送这个请求: http :/ / localhost/ struts-example / logon. doStruts ActionServlet 就去掉后面的扩展名( . do ) , 在Struts 配置中查找一个叫做Logon 的动作。如果找到带有这个名字的一个动作,就调用其execute ( ) 方法(Struts1. 1) 。在动作的execute ( ) 方法中执行请求的商业逻辑。 当ActionServlet 处理一个请求时,ActionServlet 根据Struts-config. xml 中的配置信息,将用户请求封装成一个指定名称的FormBean ,即通过使输入请求参数的名字与Bean 属性的名字相匹配, 并调用适当的setXXX() 方法来填充Bean。并将此FormBean 传至指定名称的ActionBean ,由ActionBean 完成相应的业务操作,如文件操作、数据库操作等。FormBean 中的属性名一定要和请求的表单域名完全对应起来。Struts就是由此从浏览器端提取提交的数据, 并填充到FormBean 对象中,再传送给LogonAction 类进行处理的。 Struts 的优点 (1) 计算和显示清楚地分开了,在JSP 页面上没有出现处理过程,在Servlet 或商业逻辑中没有数据格式。Java 程序员与HTML 编写者分工明确。 (2)JSP 标记机制的使用,消除了JSP 页面中的Java 代码。 (3)MVC 的实现样例,如果您希望创建您自己的MVC 实现,则Struts 可增加您的见识。 来源：无忧电子开发网

ARM公司宣布开发32纳米物理IP

为了领先TSMC和Virage Logic等竞争对手，ARM公司近日开始积极进行其32纳米物理IP开发计划。

但是，ARM公司同时也警告说，向32纳米转移将代价高昂且充满风险，估计32纳米产品的研发成本将逼近7,500万美元，远远高出45纳米的2,000万到5,000万美元。

ARM公司凭借其处理器内核而广为人知，但开发面向SoC设计的物理IP——例如存储器内核、锁相环(PLL)、标准单元和其它IC模块等，对公司的成长同样具有重要意义。在前不久在加州举行的ARM开发者大会上，ARM首席执行官Warren East在其主题演讲中透露，公司将大胆实行32纳米前沿(leading-edge)物理IP的开发计划。

2004年，ARM公司以9.13亿美元收购美国Artisan Components公司，并由此进入物理IP领域。Artisan公司过去主要研究可免费下载的后沿(trailing-edge)技术。“可以说，当我们还是Artisan的时候，在新技术方面的投资迟了一些。”ARM公司首席技术执行官Mike Muller在大会期间的一次采访中表示。

“ARM将继续向客户提供免费的物理IP，在我们新的业务模式中，我们希望能在物理IP技术的开发和供货方面占据领先地位。”Muller说。ARM在2006年收购了Soisic公司(一家基于绝缘体上硅(SOI)技术的物理IP开发商)。现在，ARM已经与台湾代工厂UMC在65纳米节点上联合开发了一款基于SOI的处理器内核。

ARM公司已经向一些客户提供了45纳米物理IP，据说其中包括UMC、TSMC以及IBM的“代工俱乐部”(包括其技术联盟伙伴特许半导体和三星)。

在目前的市场状况下，ARM公司可能别无选择而只能专注于前沿技术。那些硅片代工厂是这家英国公司物理IP产品的大客户。但与之商业关系密切的代工巨头TSMC已经开发了自己的物理IP。

与第三方的产品不同，TSMC的IP是专为自己的晶圆厂量身定做的。TSMC同时向客户提供自己的和第三方的IP，他们把自己内部开发的IP作为一种后备保障，以防止第三方供应商不能准时提供方案。但是，专利IP同样也有助于TSMC锁定客户，使其客户只能与它的下属晶圆厂合作。这种做法已经使一些第三方IP公司感到不快，因为它们发现：自己与TSMC打交道时，不同程度地充当了客户、开发伙伴和竞争者的角色。

当被问及与TSMC的复杂关系时，ARM公司的East以外交口吻对EE Times表示：“我们把他们看成伙伴而非竞争者。”

危险的跳水

对ARM及整个半导体行业来说，更大的挑战是以高昂的成本、冒着巨大的风险跳入32纳米节点。

预计基于32纳米工艺的芯片将于2009年开始进入市场。到那时候，一座300毫米晶圆新厂的成本可高达100亿美元，而工艺开发成本可能高达30亿美元。单单只是32纳米芯片设计的研发成本预计就将高达7,500万美元，East透露。

各个公司的芯片设计成本会有所不同，但本质上是“无形的(immaterial)”，他补充道，“每家公司将有自己的难题，而本质问题是成本变得更为高昂。”

飙升的设计成本促使业界更多的相互合作，East指出。ARM公司计划尽快推出物理IP，以在32纳米节点帮助芯片制造商。“这种方式可以转移风险。”他说。

East对半导体的前景依然保持乐观。他表示，悲观主义者声称半导体业务 “正在变得像钢铁行业一样，我们最好关灯回家，但事实并非如此。半导体行业只是正在发生一些变化而已。”

图： CEO Warren East表示，Arm将积极进行32纳米物理IP开发计划。

作者：马立得

中国和印度IC设计业发展模式探讨：SoC对决IP

为了提升产业竞争力，无论是作为“世界硬件工厂”的中国，还是作为“世界软件工厂”的印度，都在大力发IC设计产业。由于下游电子产业发展模式不同，两国可能再次走上不同的发展道路。对于中国IC设计业来说，由于下游电子整机制造业需求巨大，优势将在SoC设计上，继续走“硬”的路线；而对于印度来说，将延续在软件外包和服务上的优势，走“软”的路线，大力发展硅IP和相关服务。不过，虽然中国IC设计产业的目前的重心是SoC，但不断积累包括硅IP在内的知识产权是长远的战略。对于印度来说，初期的硅IP业务可能更多是一种SoC设计外包服务，也并没有自己真正的IP，积累自己的核心IP，同样是印度的长远选择。

随着系统芯片(SoC)变得日益复杂，为了加快产品上市时间，越来越多的IC设计公司选择购买更多的IP来缩短开发时间，这带来了硅IP市场的繁荣。市场调研公司Gartner预计2006年全球IP销售额将达到18亿美元，比2005年的14亿美元增长24.9%。到2010年，预计全球半导体IP销售额将超过27亿美元。Gartner对硅IP的定义是“预先设计的电路模块，用于制造完整的半导体器件”。它定义的半导体IP市场仅包括来自在公开市场销售的硅IP销售额，并排除了仅由一个组织设计和使用的硅IP。

Gartner的资深研究分析师Christian Heidarson表示，市场对于硅IP的需求正在增长，而且这种需求正在从简单和通用的硅IP转向复杂和差异化IP。他还预测说，IC设计公司将提供为数众多的复杂硅IP解决方案，以补充其芯片收入，这将使硅IP产业更加细分化。到2010年，在10大硅IP供应商中将至少有两家半导体厂商。

硅IP是把双仞剑，谨防形成依赖

对于仍在成长中的中国IC设计产业来说，硅IP市场的繁荣是一把双仞剑。一方面，随着市场上可以买到的硅IP越来越多，中国IC设计公司可以购买部分通用IP，结合自己的技术专长，迅速推出芯片，抢占市场。例如，部分得益于采用CEVA公司的DSP内核授权，展讯通信公司缩短了产品上市时间，在一年半时间内完成整个TD-SCDMA基带芯片的开发，率先推出全球首款用于3G手机的GSM/GPRS/TD-SCDMA多模芯片组SC8800，从而加快了TD-SCDMA的产业化进程。

但另一方面，从长期来看，如果中国IC设计产业缺少自己的核心IP，可能造成产业空心化，难以摆脱受制于人的尴尬。事实上，在《国际电子商情》网站最近举行的专题讨论“中国IC设计公司发展模式探讨：技术领先VS替代路线”上，苏州胜联电子信息有限公司执行董事兼总经理黄涛先生就表达了这种担忧。

黄涛指出：“在中高端SoC方面，我们将越来越看到的，首先还不是芯片之争，不论是替代型，还是部分技术领先型。问题最大的，是知识产权方面的落后。高通之所以成为高通，不是它在芯片设计方面比谁先进。以中高端的多媒体处理器为例，1颗SoC芯片，从MCU到图形加速器/蓝牙/USB OTG，大大小小包含二三十个IP，如果你的核心IP都是去买，那么license费用不说，royalty可能每颗芯片就会占到最终芯片价格中很大的比重。然后，因为你用了MPEG4或H.264或别的标准，国外的拥有专利的公司联盟，还要向终端或内容提供者继续收取不菲的费用。而他们之间因为交叉专利许可，在知识产权这一块的成本大大低于国内公司。”

黄涛继续指出，如果一家公司做某个竞争激烈的市场，你在关键的核心IP上没有技术积累，你的SoC芯片上所有的IP都是别人的，你的核心竞争力在哪里？靠廉价人才优势？那其他公司也有，众多亚洲公司都比较喜欢看到一个大市场而蜂拥而上的。国内能做SoC设计的公司，6年前是凤毛鳞角，现在已经遍地开花，再过6年也许多如牛毛。至于品牌优势？这个多半在跨国公司的手里。“如果大家都来做SoC，自己没标准，没协议，没专利，没核心硅IP，也没其他独到的专有技术，就是买IP集成。那么，最后有一天，是不是有可能和今天的DVD/MP3组装厂走向同样的命运？(我甚至知道曾经国内某些IC的利润率低到一个才几分钱RMB，和浙江小商品一样的程度)”

对此，网友“ponde”也表示赞同：“实际上IC设计业已经很难再对别人的知识产权无动于衷了，因为你要交的专利费实际上可能占到50%甚至更多的成本，以致中国电子产品的成本优势变得越来越小而且风险越来越不可把握。”

苏州胜联是今年才成立的一家初创公司，黄涛对《国际电子商情》表示，由于自己有在上海硅知识产权交易中心(SSIPEX)的工作经历，因此对知识产权有很强的忧患意识，自公司成立之初，就非常注重核心知识产权自主开发。

中国IC设计产业应该着眼于SoC设计

尽管发展自己IP的重要性不言而喻，但就目前看来，目前中国IC设计公司应该定位于，紧跟下游整机需求，积累SoC设计经验，并适当积累IP。

由于起步晚，中国IC设计公司目前的主要问题仍是缺少SoC设计经验，迟迟推不出产品。或者产品出来了，由于缺少对整机系统设计的了解(中国下游电子整机企业水平也比较差)，做出来的产品没有人用。中国IC设计公司还是应该立足于SoC设计，能够买到的通用IP，尽可能买，并通过少量的差异化，尽快推出产品，赚到生存下去的钱。北京有一家IC设计公司，在H.264编解码技术开发方面，做到了业界领先，但由于缺少SoC设计经验，迟迟没有推出产品，投资烧完了，最后被迫卖给了一家海外公司。

展讯通信公司总裁助理时光也表示：“现今中国的IC厂家应该着重于SoC设计，而不要过分执着于IP的开发。这不仅是一个量力而行的选择，作为这个行业的后进者，我们中国的IC企业应该扬长避短。所谓‘长’，就是我们背后有一个世界上最大的整机制造产业，这是我们的市场机遇所在。我们应该对市场的变化和发展做出最快速的反应，做出满足客户个性化需求的产品。事实上，SoC开发和IP开发的分工，为我们基础薄弱的IC设计业提供了机会。”

但时光也强调：“同时，我们也不能一味急功近利，技术积累，尤其是核心IP的积累，是十分必要的，用一个时髦的名词，这是‘可持续发展’的保证。”时光介绍说，展讯目前申请了约120-130项专利，其中，美国专利有70多项，欧洲有20多项，涉及芯片集成、软件结构、算法、架构、TD-SCDMA、GSM、WCDMA、HSDPA和手机电视等多个领域。目前展讯也是四家参加国联电联(ITU)标准组会议的四家中国企业之一。展讯公司总裁兼CEO武平博士向《国际电子商情》强调：“高科技企业，知识产权是生命。我们非常重视知识产权，一是不侵权，二是要自主创新。该买的就要买，买不到的自己做。另外，作为一个中国企业，做知识产权的积累，这也是我们的历史史命。”

黄涛也指出，单卖SoC芯片上的IP，想要在中国这个大多数IC公司还停留初级阶段的大环境下，要赚钱还有待时日。即使在国外，就IP的接口标准、IP的成熟度和可复用度而言，这方面除了大公司内部，在业界广泛的意义上说，今天还没发展到一个十分成熟的程度。“国内做IP，为啥不易卖出去？自然里面也有深层次的问题。你的IP好在哪里？有没有bug？可靠不可靠？有没有成功故事的证明？有哪些别人没有，又能成为市场卖点的东西？质量和复用度怎么样？可以快速高质量地和哪些总线架构集成在系统级integration和verification里？和竞争对手比有哪些优点缺点？你的公司信誉和技术支持怎么样？第三方的开发资源丰富吗？如果不够怎么弥补？”

自主标准推动，产业联盟共同发展IP

对于中国IC设计是否应该大力开发IP之争，黄涛澄清说，中国IC设计公司更应该强调IP开发，但IP不是指IC设计公司内所说的狭义的硅IP，而是指广义的核心知识产权，特别如AVS标准，TDS-CDMA标准，WAPI标准等等。由于中国IC设计公司大多规模比较小，因为业界人士呼吁通过联合制订技术标准和专利池等方式，推动自主IP的开发。

黄涛表示，有一点很重要，标准也好，协议也好，专利池也好，首先要能够高质量高可靠地满足用户的要求，一定要成熟，这个是由市场来说话的。不能搞强制或拔苗助长，否则会拖死一大批下游厂家。第二要搞战略联盟，在行业协会协调下，把市场领先和技术领先的企业单位都联合起来，互惠互利，合作共赢才能发展壮大。第三，要充分尊重原创企业的投资和利益，也要很好兼顾到合作方的利益，既然是合作，就要留给合作方充分的盈利空间。总之，一切从市场实际需要出发，实事求是，合作共赢。这方面，我们应该充分学习和借鉴跨国巨头们在DVD/MPEG4等方面的做法。甚至我们可以看看台湾企业在PC/笔记本产业链团中的共生现象。系统厂家、IC公司、配套厂家，一定要开放，有把整个产业链做大的战略思路和胸怀。20寸蛋糕的25%，总比3寸蛋糕的80%要好得多。黄涛强调说：“政府和行业协会和其他非盈利机构能起到非常好的引导、扶持和协调作用的，但要从实出发，顺势而为。在知识产权的保护问题上，也需要进一步促进和发展。”

展讯的时光也表示：“参与标准方面的工作，我倒是觉得这是IC设计公司，尤其是有实力的IC设计公当仁不让的事情。对于电子信息类产品而言，知识产权的绝大部分集中在IC和软件里面。如果我们这些掌握着核心技术的IC设计企业不挺身而出，还能指望谁？自从TD-SCDMA侥幸得手，成为国际标准并实现产业化之后，外国人就开始竭力打压中国的标准提案，WAPI也好，AVS也好，局面很被动。因此，我觉得我们的IC设计业应该积极参与到中国自己的技术标准中来。我们在这里也不唱高调，在商言商地说，参与到我国政府和产业界力推的技术阵营里来，对企业的生存和发展肯定是有好处的。但这种参与应该是真正出力的，想趁机捞一把就走的，恐怕算盘会越来越难打。”

印度的机会：硅IP市场变局的潜在获益者

在IT时代，印度因为软件外包和服务而声名鹊起，而随着硅IP市场变局，印度可能再一次获得机会。Gartner的分析师Heidarson表示，市场对复杂硅IP的需求，是印度IC设计产业的机会。

Heidarson解释说，市场需求正在从简单和通用的硅IP转向复杂和差异化IP，因为设计团队要想与摩尔定律保持同步，这些复杂设计中的IP必须变得更加复杂。与简单的、通用的IP相比，复杂IP提供了更多差异化空间，包括可编程核和提供一定程度的可配置性。

例如，Tensilica推出了革命性的可配置处理器内核Xtensa，设计人员能够配置并扩展处理器的存储、外围设备和特殊功能，以适合特定应用。

Heidarson指出，复杂IP产品具有创造大量销售收入流的潜力。但是，它们要求定制，而这意味着它们将面临与设计服务同样的问题，如难以大规模扩展(scalability)，因此，高度差异化IP的供应商将需要调整其业务模式，努力与较少的客户签署大型协议。

Heidarson表示，IC设计公司将提供为数众多的复杂IP解决方案，以补充其芯片收入。“这对于硅IP产业的影响是，该产业将变得更加分散化。有些厂商将致力于小型IP模块。”Heidarson表示，“我们预期高度差异化IP供应商将变成小型IP模块的重要客户，其中的许多公司将是半导体厂商。到2010年，在10大IP供应商中将至少有两家半导体厂商。”

在Heidarson看来，复杂IP，将介于标准小型IP和复杂SoC的中间产品，由于复杂IP需要很多定制服务工作，将为擅长于外包服务的印度IC设计产业带来商机。而笔者认为，这也是因为印度缺少强大的整机制造业，对SoC需求不足，同时欧美很多半导体公司纷纷将先进IC设计中心转到印度，这带来了对SoC设计相关服务的需求，如复杂硅IP定制服务。

Heidarson介绍说，2005年印度公司占据全球硅市场不足1%，市场对复杂硅IP的需求，将有利于印度公司获得更大市场。复杂IP更强调嵌入式软件开发能力，而这恰恰是印度IC设计产业的传统优势。强调定制服务的复杂IP商业模式为印度公司带来了另一个机会，但印度公司的机会也仅限于通用IP供应商无暇顾及的复杂硅IP市场。

端到端验证IP在SoC项目中的应用

开源IP内核的获得与研究

C51 IP核的仿真

这几天一直在分析MC8051的源码，可自己在CPU设计方面的知识很弱，看了半天都不知道所以然。

2 解压mc8051_design.zip

2.1 其中msim目录可以用于modelsim下的仿真，打开下面的readme文件：

hex2dual.c ......... C source code for a program to convert a Intel hex file into a text file

                     containing binary entries, 8 bit per line.

keil.dua ........... Converted output file from KEIL simulator containing binary data, 8 bit

                     per line.

keil.hex ........... Output file from KEIL simulator after executing the tc1.asm program.

                     (Caution: The KEIL software adds a line at the beginning of this file, which

                     is not needed - it has to be deleted manually before conversion with hex2dual

                     to have identical files.)

mc8051_compile.do .. Compile script for modelsim.

mc8051_rom.dua ..... Textfile containing the ROM contents for VHDL code simulation.

mc8051_sim.do ...... Simulation script for modelsim.

mc8051_wave.do ..... Wave file for modelsim.

readme.txt ......... This file. Descriptions to ease verification.

regs.log ........... Ouput file after executing the write2gfile.do Tcl script in modelsim.

tc1.asm ............ 8051 assembler program.

tc1.dua ............ Converted 8051 program (can be copied to mc8051_rom.dua).

tc1.hex ............ 8051 program in Intel hex format.

write2file.do ...... Tcl script to write signal values to a text file.

2.2 doc部分有较详细的文档说明，可以作为实际设计过程的参考。

3 开始仿真

3.1打开modelsim，选择File－>Change directory…,选择msim目录，如：F:/MC8051/mc8051_design/msim。

3.2 创建work库

选择FileàNewàLibrary…,输入work，点击[ok],确认选择。

3.3 在TransScript中输入：do mc8051_compile.do编译VHDL文件。

3.4在TransScript中输入：do mc8051_sim.do开始仿真调试。

调试和gdb调试基本相似，输入step,单步调试。另外可以点击workspace中的file选项调出需要设置断点的文件，设置完毕后调试。

如图，我在control_fsm_rtl.vhd设置断点

  

# Break at ../vhdl/control_fsm_rtl.vhd line 334，下面是断点，情况，可以在此处用step单步调试。 

可以和VC一样跟踪调试。

3.5在Wave图表中查看MC8051时序图，如下

Trackback: http://tb.blog.csdn.net/TrackBack.aspx?PostId=1520848

可重配置的嵌入式安全协处理器IP核及其应用

网络业务的普及，给人们生活带来了方便，但同时也给人们生活带来了更多的安全隐患。今天，网络信息交互中产生的信息安全问题已经成为要进一步推进信息化，加速网络应用中急需解决的关键问题之一。信息盗取与伪造、黑客攻击、非法内容传播等等的网络信息安全问题侵扰损害着网络用户的安全与利益。只有基于更加安全可信的网络，人们才可能更安全地、放心地在高速网络上畅通行驶，否则，必将导致互联网络及其增值业务发展的瓶颈。

网络的迅速发展，对信息安全技术要求也越来越高。当前，信息安全防护已经从传统的单点信息加密发展到了构建以芯片级硬件防护为基础，覆盖全网络系统的信息保障体系。基于芯片级的硬件解决方案已经成为保证信息安全的最可靠的途径。

解决应用多样性和开发通用性的IP

在快速发展的网络社会中，信息安全系统将无处不在，在PC的芯片组、CPU外设、网卡乃至路由器、交换机、以及个人设备中的手机、PDA、智能IC卡中，都将实现内置安全控制模块。所以，未来信息安全芯片技术的开发必须很好地解决应用多样性和开发通用性的问题，因为未来的信息安全模块产品将呈现出一种智能化、模块化、可裁减、可重配置的特征。通过整合各种面向信息安全的专用算法IP、网络处理IP、软硬件接口IP、操作系统IP等，并针对具体应用进行裁减和重配置，在较短的开发周期内构建出高性能、高可靠性、低成本的满足信息安全设计要求的SoC芯片。

图1：可重配置的嵌入式安全协处理器IP核架构。

作为信息安全内置模块的关键IP核，嵌入式安全协处理器为了适用SoC芯片的上述发展特性，也必须具备相应的特征。因此，开发具有可重配置的嵌入式安全协处理器IP核已经成为业内设计人员追求的重要目标之一，因为它可以提高设计的重用性，降低开发时间和成本。

所谓可重配置特性，主要体现在以下几个方面：

1. 密钥长度的可配置性：在不同的应用场合下，人们对对于安全系统的安全性期望值的高低不同。而决定SoC芯片系统安全性设计指标的主要因素是嵌入式安全协处理器IP核的密钥长度以及相应的其它参数。通过选择合适的数域算法和运算单元VLSI结构，使得密钥长度和数域参数的相应变化不会影响到整个嵌入式安全协处理器系统的架构，从而可以体现密钥长度的可配置性。

图2：可重配置的协处理器IP核的数据通路。

2. 调度方案的可配置性：目前，人们一般采用有限状态机的方式来实现对安全协处理器IP中密码算法的调度控制。这种解决方案使得控制逻辑复杂、不便于VLSI设计及验证，且可配置和可扩展性差。一种新的解决方案就是采用协处理器扩展指令和微代码指令相结合的形式，使得译码控制相对简单，且对于不同的上层调度算法，可以通过进行指令来重编程实现，而无需重新设计协处理器架构，从而增加了灵活性。

3. 嵌入式安全协处理器性能的可配置性：对于不同的应用，如服务器端和用户端，各种SoC芯片系统对嵌入式安全协处理器IP的面积-速度、性能-成本会提出不同的要求。因此，应用可伸缩的数据通路设计技术，对协处理器IP的核心运算单元进行一种可伸缩分组并行的VLSI结构设计，通过调节分组并行系数来改变模乘器的处理能力，从而达到性能的可重配置。此外，也可以采用运算单元与相应的微代码指令对协处理器的数据通路进行重新配置，从而达到上述目的。

可重配置的嵌入式安全协处理器IP核架构

图3：嵌入式安全协处理器IP核的系统集成。

针对实现不同功能，上海微科集成电路有限公司已经成功开发了可重配置的嵌入式安全协处理IP核系列产品。以其中一款RSA-IQWIMAX软件，提供强劲的WiMAX测试能力" target=_blank>RSA/ECC二合一IP产品为例，该IP核具备上述的密钥长度、密码算法调度和IP核性能可重配置的特征。

该可重配置的嵌入式安全协处理器IP核的VLSI架构如图1所示，共分为三部分：总线流水线状态跟随器、两级译码控制电路和数据通路模块。

其中，指令总线跟随器主要是对主处理器的状态进行跟踪，根据主处理器指令决定是否进行协处理器操作，并负责向主处理器发送和接收相应的握手信号；两级译码控制电路主要负责将协处理器扩展指令转换成相应的微代码指令，再将微代码指令译成相应的控制信号，从而控制数据通路工作；数据通路模块则主要完成有限域基本运算层的运算实现，包括RSA的模乘和ECC的点乘运算。

两级译码指令集包括主处理器扩展指令和微代码指令。其中，主处理器扩展指令包括协处理器数据处理指令和协处理器数据传送指令，共计12条指令；微代码指令集包括基本数域的数据运算指令和基本数域的数据传送指令，共计10条指令。

可重配置协处理器IP核的数据通路VLSI结构如图2所示。整个数据通路主要包括：两组可以独立工作也可以统一工作的256位双域加法器DFA，一个适用于GF(2^m)域的加法器GFXOR，一个适用于GF(P)的加法器GFADD，以及一个比较器comp。

图4：OMA2.0硬件加速数字版权保护模块。

图2所示的数据通路具有数域宽度可变的特点，也就是说在设计的最大域宽范围内，用户可以根据不同的安全性能要求，选择不同的工作域和工作曲线，而不需要对数据通路作任何修改。例如对ECC系统而言，目前应用较多的GF(2¹⁵⁵)、GF(2¹⁶³)、GF(2¹⁹³)、GF(2²³³)等域都可以在该数据通路中完成；对于RSA而言，目前至少可以实现512位、1,024位、2,048位等数域的运算。

上海微科集成电路有限公司开发的上述IP核具有以下的技术指标：

1. 基于PKI体制，集成了目前主流的公钥制密码算法；

2. 支持RSA密钥长度有：512位、1,024位、2,048位；支持ECC密钥长度有：155位、163位、193位、233位等；

3. 可以实现目前各种数字签名与认证、数据的解密与解密等协议；

4. RSA的签名、加密速度20次/秒(@100MHz)；

5. ECC的签名、加密速度50次/秒(@100MHz)；

6. 接口符合AMBA2.0规范；

7. 采用两级译码方式，具有很好的扩展性能；

8. RSA、ECC两种密码算法采用统一的数据通路；

9. 具备防御功耗、故障与时间攻击与分析的能力。

图5：该可重配置嵌入式安全协处理器IP核的芯片照片及演示系统。

典型应用

该IP核采用符合AMBA2.0规范的接口，便于系统集成。将可重配置的嵌入式安全协处理器IP核与主处理器等模块集成，方便地构成特定应用的满足信息安全设计需求的SoC芯片。一个典型的SoC系统集成的例子如图3所示。

可重配置的嵌入式安全协处理器IP核可以实现数据加密与解密、数字签名与身份认证等功能。典型应用在：

1. 高端智能卡芯片：满足电子商务、政务等应用的安全性要求。

2. PC芯片组：提供计算机本身的安全防护能力，实现可信计算TPM。

3. 多媒体终端SoC芯片：满足数字版权保护DRM的要求。

4. 通信SoC芯片：例如WLAN、VPN等应用需求芯片以满足网络系统安全需求。

图4和图5是一个基于嵌入式安全协处理器IP核的DRM数字版权芯片级硬件保护解决方案。

作者：曾晓洋

上海微科集成电路有限公司技术总监

复旦大学信息安全芯片实验室主任

设计水平晋级90纳米，IP问题日益凸显

纵观近几年中国集成电路设计产业的成长历程，尽管产业规模尚小，但发展迅速。据中国半导体行业协会统计，2005年中国大陆IC设计业销售收入同比增幅达52.5%，首次突破100亿元，达到124.3亿元。在连续几年的调查中，我们也发现中国IC设计企业的研发水平在稳步提高，产品档次也有了高端突破，但同时，随着基于IP复用的SoC设计渐成主流，中国本土IC公司面临的IP问题也日益凸显。

从另一个角度看，2005年中国设计业进入了理性发展期。在产业的发展过程中，企业间出现了整合重组、优胜劣汰现象，公司数量几乎没有什么增长，与前几年的激增形成鲜明对比。截至2005年，中国IC设计公司总数达479家，与2004年相比，同比增长率仅为0.6% (中国半导体行业协会数据)。其间，一些具有自主创新能力，并采取正确的市场与营销策略的企业脱颖而出，逐步成为行业的中坚力量。

为了持续追踪中国集成电路设计业的发展趋势，今年3月，《电子工程专辑》进行了第五次“中国IC设计公司调查”。本次调查采用电子邮件和电话追访方式，共得到有效回复83份。基于调查和采访结果，本文将从设计水平、热点应用、技术挑战、IP及EDA工具使用情况等方面解读本土IC设计公司所面临的挑战与机遇。

数字IC设计工艺突破90纳米，SoC设计方兴未艾

2005年，中国IC设计公司的研发能力发生了一些质的飞跃。例如，TD-SCDMA基带芯片设计水平从0.18微米、0.13微米跃至90纳米，标志着中国3G通信核心芯片的设计能力已经提升到国际主流水平。T3G、凯明、展讯、重邮信科等多家公司都有相关产品问世。

图1 2005年中国IC设计公司设计水平一览表。

本次调查显示，2005年，有超过50%的被调研企业所设计产品的规模达到100万门以上。在数字IC开发中，45.2%的公司选择0.18微米工艺，比2004年增加约7%；13.7%的公司表示已经在开发0.13微米的芯片，比2004年增加8个百分点。总体上看，0.18微米仍是数字IC设计的主流选择，部分新产品的开发开始转向0.13微米技术。(图1)

而在模拟和混合信号领域，48.5%的公司采用0.25微米及其以下工艺开发模拟IC，比2004年增长7.1%；有超过56%的公司采用0.25微米及其以下的工艺开发混合信号IC，与2004年相比增幅达9%。

此外，中国IC设计正由传统的ASIC向SoC发展。调查显示，59%的中国IC设计公司介入SoC设计领域，这一数据比2004年增长13.5% (图2)。SoC正逐渐成为本土IC设计公司的研发重点，除了基于逻辑综合的ASIC设计方法，他们更倾向于采用基于IP的平台化SoC方法进行设计。

设计周期挑战依然严峻，EDA工具帮助减少设计反复

此次调查结果显示，设计周期、设计成本控制、IP验证、IP适用性、可测试设计依次是中国IC设计公司最常面对的设计挑战。与2004年相比，模拟电路仿真、设计反复、时序收敛等问题的比例有所下降，但设计成本控制以及缩短设计周期的压力依然不小。

随着深亚微米工艺不断发展，设计的复杂性日益增加，从而容易引起更多的设计反复。现在借助先进的设计方法学，以及适合的EDA工具，中国IC设计公司在设计反复次数方面已有所下降。在ASIC研发过程中，超过六成的被调查者表示设计反复次数少于四次，这表明研发工程师对设计流程及EDA软件的使用更加熟练。

图2 2005年中国IC设计公司主要开发的IC类型。

EDA工具对SoC设计业的发展产生着重大影响。有调查数据表明，目前中国IC设计工程师使用最多的EDA工具主要来自Cadence、Mentor Graphics、Synopsys三大供应商，分别占到48.4%、28%、26.2%。

面向细分化IC设计时代，EDA工具供应商的业务方向也作出相应调整。例如，Cadence由原先逐个推出单一工具转向提供Kits(工具包)，每一个Kit都将重点解决关键的设计问题，而Kits是将IP和具有代表性的参考设计与集成在平台流程中经过验证的方法相结合，以便解决很多专门应用领域的问题，从而帮助用户减少设计返工并提高设计效率。

Cadence总裁兼首席执行官Michael J.Fister指出：“采用Kits，我们的用户能够将宝贵的设计资源用于产品的差异性设计，而非花大力气去进行一些基础性设计，这对一些中小型公司特别有益。”

而Mentor Graphics则帮助本土设计公司开发中小规模、尤其是消费类电子中需要一些特殊功能的芯片。"这主要是指一些模拟混合的产品，它们的复杂度不高，但可能涉及高电压、射频等电路，这也是富有挑战的。"该公司总裁Walden Rhine表示。先进EDA工具的出现为提升开发人员设计能力创造了条件。

IC应用最热领域仍属消费电子，电源管理IC倍受青睐

随着设计能力的提升，中国IC设计公司不再只研发低端应用芯片，部分公司开始向中高端产品领域进发。例如，六合万通、安凯、艾科创新、鼎芯等公司在WLAN、多媒体处理器、手机功率放大器等领域均已取得了突破。这些设计亮点也折射出中国IC设计业整体设计能力的提升。

图3 中国IC产品的应用领域分布，消费电子仍居首位。

本次调查显示，消费类产品仍占据大陆IC设计项目的大部分，其次是无线通讯、工业控制和计算机。如图3 所示，消费电子领域仍是本土IC研发的最大舞台，其中，手持设备/PDA、多媒体芯片以及机顶盒IC所占份额最多，分别达到33.7%、31.3%和32.5%。许多中高端芯片也是面向消费类应用的多媒体芯片。例如，杭州国芯开发的数字电视芯片全面突破了卫星和有线广播接收解调关键芯片设计的国产化技术瓶颈，多项关键指标超过国外同类产品。

另一方面，电源管理器件成为很多中国IC设计公司介入市场的突破口。由于看好电源管理市场的利润前景以及进入门槛较低，而且考虑到此类产品更新换代不是很快，寿命比较长等特点，越来越多的本土中小型IC设计公司进入该领域，并在MOSFET、LDO、LED背光驱动IC等产品上取得进展。

调查结果显示，在模拟混合信号IC设计中，从事电源管理芯片设计的公司占到26.5%。这主要缘于整机产品制造对电源管理产品需求的快速增长。目前，明微、长运通、思旺、龙鼎、崇芯、泰德、圣邦、美芯等公司都推出具突破性的电源管理IC产品，而且，有些公司已经在手持式设备和消费类电子等应用领域开拓出自己的空间。

电源管理IC凭借其广泛的应用和稳定的市场，长期保持着超过全行业平均水平的增长率。据iSuppli公司预测，2003年到2008年全球电源管理芯片销售的年复合增长率为12.7%，2008年的销售额将上升至295亿美元，本土IC公司在该领域仍有发展空间。

提供全系统设计成为主攻方向

在完善的IC产业链中，芯片设计业和整机厂商之间通常有第三方设计公司存在，起到承上启下的作用，第三方设计公司在芯片生产出来后，连同解决方案一起提供给整机厂商。但目前中国的IC产业链中还缺乏与国内IC设计公司配套的第三方设计公司；同时，大多数中国整机厂商与芯片设计公司之间缺乏技术上的有效互动，这在一定程度上制约了中国IC设计产业的发展。

图4 近六成中国IC设计公司提供全系统设计方案。

不过，本次调查揭示出以上局面有望好转，有超过60%的本土IC设计公司表示可提供全系统设计服务(图4)。这表明，大部分设计企业已经认识到，为整机厂商提供系统解决方案以及良好的技术支持是从国际大厂手中争夺客户的必要之举。

在调查中我们还了解到，有些设计公司希望与有实力的第三方设计公司合作开发解决方案。而另一些公司则能独立提供整体方案。例如，展讯将芯片、软件、开发平台及手机模块一起做，可提供贴近中国市场的整套解决方案。有业内人士认为，芯片厂商不应把时间都花费在芯片的逻辑设计上，而应该更加注重开发嵌入式软件和提供解决方案。这对中国整机厂商来说，是最实用的服务方式。

他们还建议，本土中小IC企业之间可自发结成价值链，共同提供解决方案，绑定整机厂商，合作开发、开拓市场。对此，中兴集成电路设计公司营销总监高枫表示认同，“应该与同行合作增强实力，在技术上共享，在市场上共享，联合起来开发市场。这样可能更有效。”他透露，目前中兴集成在这方面已有动作。此外，中芯联合、凯明、威斯达、六合万通等多家公司也都表示会为整机客户提供系统级解决方案。

新项目启动有所减少

作为带动产业规模扩大的直接动力，新增投资和新建项目一直是产业发展的风向标。与前几年的建线热相比，2005年中国IC制造领域新增投资有所放缓。而在设计领域，新增项目数量也有所下降。调查显示，36.1%的回复者在2005年项目启动数量为3-4个(图4)，而在2004年，有22.7%的公司项目启动数目超过21个。这表明，大多数设计企业寻求平稳发展，不再急于扩增项目，而是着重将现有项目做强做好，丰富现有产品线或实现产品的系列化。

本土代工仍是主流

图5显示，近六成的IC设计公司选择在中国大陆流片，选择在台湾地区流片的IC设计公司与2004年相比下降了6%。中国半导体制造业的日趋成熟以及流片的成本优势使得越来越多的IC设计公司倾向于在中国大陆代工。

随着以中芯国际为代表的本地代工业进入成熟期，大多数IC设计公司表示本地的代工厂在工艺水平和IP库种类方面都能基本满足他们的需求，这为中国本地的IC设计公司提供了方便的代工环境，并降低了成本，缩短了产业链。

而本地代工厂对中国的IC公司也采取了大力帮扶的策略。“中芯国际对本土IC设计公司非常支持，基本上没有量的限制，为我们提供了很多IP。”深圳芯邦微电子公司董事总经理张华龙表示。而芯微技术(深圳)公司销售经理邓江生也有同感，“本土代工厂的配合度比较高，对我们比较重视”。

图5 2005年超过半数的中国IC设计公司启动项目少于4个。

不过，在IC设计公司在与代工厂的合作中，交货周期、工艺技术不兼容等还是比较突出的问题。而且，各地区产业链分布不平衡也给IC设计公司带来不便，不少公司在本地完成设计后，必须去上海流片，然后到北京测试，最后又运回上海封装，这在一定程度上也对产品上市时间造成拖延。

关注IP问题，应对SoC设计挑战

随着集成电路设计逐渐向SoC方向转移，硅知识产权(IP)核已成为SoC设计的一项独立技术。SoC是集成电路设计的前沿技术，在SoC设计方面存在诸多挑战，例如，产品理解、系统驾驭、IP的使用、功耗控制等。其中，IP的使用最为关键。市场调研公司Dataquest的统计数据表明，2005年全球SoC设计的80%都是采用以IP为主的预定制模块，IP已经成为未来主流芯片设计的核心构件。

对于刚刚起步的中国大陆IC设计业，利用商业化IP设计大规模复杂系统可以说是中国IC设计业实现跨越式发展的一种机遇。中国软件与集成电路中心(CSIP)发布的2005年中国IP市场调研报告显示，本土IC设计公司对IP核的使用情况及规划是：28.5%的企业重用自有IP核，37%的公司计划开发自有IP核，31%偶尔购买IP核，9%计划购买IP核。

不过，昂贵的IP专利费对中国中小企业形成的价格压力，在一定程度上阻碍了IP技术的使用与推广。而且，业界对中国知识产权保护能力的置疑，也限制了IP在中国的应用与发展。

在调查中，我们发现，近六成公司认为IP费用高是制约IP使用的最主要障碍；其次，IP质量难以评估、找不到合适的IP以及IP的重用问题也是关键挑战。在IP重用中，系统验证问题最大，其次是IP整合和IP交付文件不完整。

虽然使用IP可以使设计师摆脱从头设计的繁杂，然而IP并非即插即用，设计团队通常需要专家指导以正确使用IP。正如模拟IP供应商Astro Semiconductor的首席执行官A.J.Sen所指出的：“即使使用经过完美验证的IP，假如设计团队不能很好地整合它们，依然有可能出现大问题。”

事实上，由于研发水平及自主创新能力有限等种种原因，长期以来，中国大多数IC设计公司都在做“me too”的产品，而少有申请自主产权或购买IP。有些公司甚至认为“自己的产品暂时不进入国际市场，因此不必强调IP问题”，IP来源不明的情况在一些公司很普遍。这些问题在企业发展初期或许不会构成什么不利影响，但当企业发展到一定规模时，IP问题的严重性就会暴露出来。近两年中国公司频频遭遇知识产权诉讼问题，“汉芯”事件再次向本土企业敲响警钟：不发展IP，企业就缺乏后劲，无法实现持续发展。随着产业大环境对保护知识产权重视度升温，中国IC设计公司也开始将IP问题提到议事日程上，而且企业对IP的需求也日益攀升。

注意到目前中国正处于IP发展变换的关键时期，一些国际IP供应商纷纷抢摊中国市场，为适应中国独特的产业环境，他们也相应采用新的商业模式。例如，ARM7模式就是ARM公司针对中国公司普遍规模较小，技术水平相对较低而采取的全新的商业模式。该模式的独特之处在于IC设计公司可以试用ARM的CPU IP，直到MPW流片成功为止，而在进行量产之前不需要交付许可费用。这种模式的出现不仅对中国，也将对全球IP市场的发展产生重大影响。

与此同时，中国也涌现出诸如苏州国芯、智芯科技、芯原微电子、四川登巅微电子等一批以IP为主要方向的公司，而且“龙芯”CPU也开始加入到IP供应的行列。不过，IP问题也让这些公司感到棘手。“很多芯片的开发都需要IP的支持。但是相当一部分IP是没有经过验证的。我们需要帮助客户考察这些未经验证的IP，以防止IP设计到芯片中后不工作。此外，我们还要帮助客户寻找经过验证的IP。” 智芯科技副总裁彭圣钧表示。他介绍说，智芯科技的做法是在芯片设计时充分考虑封装、测试、流片时的诸多因素，并与上下游企业进行及时沟通。

芯原微电子的做法与智芯科技类似。但芯原还需要克服在数模混合、高压、CPU核、DSP以及存储器等技术方面的困难。该公司副总经理冯军表示：“由于要涉及到各种客户、各种制造工艺以及不同的代工厂，因此需要广泛调研。而且，SoC技术需要定制功耗低、面积小的存储器模块。此外，因为SoC产品是软、硬件技术的结合，所以在DSP架构、软件，包括底层驱动、操作系统等方面都需要做大量的工作。”冯军透露，未来一年芯原会针对高端IP进行开发。

尽管从某种程度上说，中国还没有形成真正意义上的IP公司，但这些公司通过提供IP和IC设计服务正逐步向着良性循环的方向前进。可以预见，随着中国IP环境的逐步完善，本土IP设计公司也将健康持续发展。

从产品定义出发，寻求企业成功模式

除了上述调查显示出的各方面变化之外，本土IC设计公司在产品创新与产业化方面也取得了新的突破。2005年，先后上市的北京中星微和珠海矩力可以说是中国IC产业的最大亮点，这两家年度销售额最高的公司以自身的业绩印证了企业的成功要素：正确的产品定位+有效的市场推广。这种模式也得到业界广泛认同。深圳致芯微电子公司总经理李波表示：“珠海炬力的产品销售得不错，关在在于其产品定义正确、市场把握准确。”

杭州国芯副总经理张明也认为：IC产品最大的挑战往往不是来自设计技术本身，而是产品定位与市场推广中的问题。必须围绕市场要求选择技术突破方向，同时只有通过向客户提供全方位的应用解决方案与技术服务支持，才有可能使芯片产品走向市场。

“做得出来卖不出去的尴尬处境一直困扰着本土IC设计公司。”芯原微电子公司总裁戴伟民颇有感触，“取得成功的本土公司并不是技术上最领先的，而是在市场营销上取得了突破。”

而Cadence公司的Fister则以英特尔为例告诫中国IC设计公司：英特尔的成功来自技术，但是它本身在技术营销上的工作也非常到位。也就是说，企业需要有敏锐的市场洞察力。“这点非常重要。”他进一步解释道，“首先要了解市场，然后再考虑怎样做出一流的技术方案。”

作者：胡萍

EETimes-China

立足技术与服务，开创中国的世界级半导体IP品牌

与大多数本土IC设计公司的创业者一样，大学毕业—海外工作—回国创业，邹铮贤也走出了一条同样的创业轨迹。然而，与他们不同的是，邹铮贤选择了当时本土创业公司并不看好的IP提供商角色。“这与我的工作经历有关，同时也与当时中国的IC产业环境有很大的关系。”邹铮贤表示。

硕士毕业后，邹铮贤选择了去新加坡工作。从第一次接触IC到后来成为首席设计师，他在模拟IC设计方面积累了大量一手经验，为此后的混合IP设计创业奠定了重要基础，而当时中国IP产业的现状则让他坚定了自己的方向。“2002年我回国的时候中芯国际刚建成，而0.18微米的工艺也才开始流片，整个行业对模拟和混合IP方面的需求比较强烈，但当时中国在这个领域却是一片空白。”邹铮贤回忆道。现在，由邹铮贤领导的四川登巅微电子(IPGoal)经过四年的发展，已经成为中国国内规模最大的混合IP供应商。

IP提供商与IC设计公司两者之间有什么相同和不同点？

IC设计与IP设计最主要的差异是终端对象不同，前者的对象是消费者和系统厂商，而后者的对象则是IC设计公司。IC公司将大部分时间花在系统上，例如他们可能花70%以上的时间研究系统和软件；而我们则需要在IC上下大量功夫，需要与客户交流某个IC设计，这更多是上下游渗透的过程。如果你不能渗透到IC设计，就没有办法提供服务。

相同点是，我们也需要与很多系统厂商进行交流，因为我们必须了解我们的客户需要什么，在想些什么。我们需要超前一步。比如在开始0.13微米工艺流片时，我们需要知道有多少厂商有需求，系统厂商的要求是什么。另一方面，人才的重要性对二者来说是相同的。不论是IC还是IP，现在产品的寿命周期越来越短，必须投入大量的研发力量进行产品开发。

IPGoal对自己有怎样的定位和规划？

我们将IPGoal定位为高速数模混合集成电路IP提供商。通过几年的积累，我们主要拥有以下几类经过硅验证的IP：包括USB2.0/OTG PHY和1GB LVDS PHY在内的高速收发器、音频编解码器、高速数模和模数转换器、高速锁相环(PLL)、电源管理，以及一些常用IP，如10位SAR ADC、POR和晶体振荡器。之所以选择这样的方向，首先因为这是我们擅长的领域；其次此类IP的价值较高，难度也较高，对初创公司而言一般没有足够的时间进行积累。

未来IPGoal将在这个方向继续发展，并作一些延伸，例如开发PCI Express、千兆以太网、 HDMI和Rapid IO的物理层IP，以及更高频率、更高速度、更高精度的数模/模数转换器IP。从工艺上来说，我们已经拥有0.18微米的主要IP，现在正在向0.13微米移植，我们已经开始涉足90纳米工艺的IP，65纳米工艺也在关注之中。

我们不仅向客户提供IP，根据客户的需求，还可以为客户完成整个芯片的设计。我们把这种合作模式称为“Spec Signoff”，即客户和我们一起完成芯片规格的定义，而随后的整个设计过程由我们单独完成，最后向客户提交整个芯片的GDS文件。

我觉得中国的模拟IP市场会越来越大，如果IPGoal做得好，完全有机会做到世界领先，因为在模拟这个领域还没有真正的垄断者。通过我们团队长期的积累和代工厂的支持，IPGoal将成长为世界一流品牌。目前我们已经完成了消费类电子的模拟IP平台，并计划在两年内完成通信类和数字电视类产品需要的各种模拟IP。

作为中国最大的数模混合IP提供商，您最大的感受是什么？

做到现在，我最大的感受就是：做IP不仅是卖技术，技术是一个基础，而服务才是我们能做到今天的一个最重要的因素。IP交易并不是简单的买卖关系，怎么整合涉及到很多交互工作，比如需要完全理解对方的需求和对方的语言。实际上我们不仅仅提供IP，还会提供很多参考意见，包括外围设计、整个芯片的布局和底层规划等。我们还提供IP以外的服务，以确保客户的设计成功。

IP最大的问题就是使用。从客户的角度来讲，他永远无法知道这个IP是否正确。很多时候，客户选择我们的IP主要基于对我们团队的信任。因此我们一直很小心，以保证每个项目的成功，只有这样才能建立长久的信任，这就是品牌的效应。

独立IP提供商面临的最大挑战是什么？

模拟IP最大的挑战就是必须和生产工艺紧密结合，如果客户选择不同的工艺，那么就需要重新进行硅验证。事实上，我们的IP都在主流的代工厂进行过流片验证。

模拟IP需要不同于数字IP的验证方法。一般我们会采用两种方法，第一种是提供仿真模型；另一种就是提供测试板，将我们自己流片成功的芯片与客户的FPGA接口相连，把整个系统搭建起来进行验证。真正的困难在于接口，其实这与数字IP并没有差别，都需要清楚了解接口定义。接口和规范的定义非常关键，我们需要尽可能多地了解客户的规范，我们可以帮助他们修正一些要求。模拟IP的一个特点就是每个IP都需要针对用户需求进行定制，因此我们与客户之间需要经常交流，有任何问题都要随时沟通。

您如何看待IP保护和中国半导体IP产业环境？

我认为法律上的知识产权保护手段很难有效执行，我们主要是靠技术手段来保护自己的IP。技术手段保护就是客户不需要拿到GDS文件，双方的版图都是在晶圆厂或光罩厂做合并。其实，模拟IP具有无法事先验证的特殊性，不能像数字IP那样可以通过FPGA来验证，因此非法使用模拟IP的风险非常大。这正是模拟IP最大的特点之一，即原厂技术支持是不可或缺的。

我一直认为代工厂对半导体IP产业的发展起关键作用，而且这种状况会一直持续下去。如果代工厂不能成为一个公正的裁判，那么目前的这种IP商业模式是无法实现的。

中国的IC设计公司主要活跃在消费电子领域，他们知道产品上市时间的重要性，购买IP可以极大缩短产品开发时间，减少技术风险。如果自己开发，用一两年的时间可能还做不出来，而那个时候市场机会也将丧失殆尽。中国的IC设计公司在购买IP的观念上正在改变，直接购买IP的公司现在越来越多。

您如何看待中国半导体IP提供商的发展机会？

就中国国内市场来说，我们的IP供不应求。本土公司缺乏模拟IP的积累，他们对模拟IP的需求非常大。对于开发新产品的公司来说，通常他们首先想到的就是购买IP，他们不太可能会花一两年时间从头去做音频编解码器或USB收发器。因为模拟的东西一定需要经过流片验证，如果他们自己去做验证，这个流程所花的时间会很长。

据我所知，中国本土所有在做系统级IC的公司都在购买IP，花钱买IP的观念已经为IC设计公司所普遍接受。另外，大陆以外的公司也已经愿意购买我们的IP。尤其在亚洲，我们做了很多业务，包括中国香港和台湾地区、韩国。据我了解，欧美地区对IP也有非常大的需求，只是我们暂时还没有足够的人力和资源去开拓这个市场。

混合IP的整合需要大量的技术支持，因此本土IP提供商在地理上的优势十分明显，技术支持、语言交流和人员往来非常方便。而国外的混合IP提供商在中国没有技术支持队伍，因此他们的服务成本很高。

当然，现在本土IC公司规模普遍较小，产品批量低。但是大家都在等待一个机会，我相信再过两三年，中国将出现规模很大的IC公司，而且其中一定有我们的客户。很多本土IC设计公司雄心勃勃，他们实实在在地在市场上打拼，我们非常看好这些公司的发展前景。随着中国IC产业的发展，我相信IP提供商的机会将越来越多。

人物引言：

“做IP就像做服务业，需要为客户提供大量的技术支持。”

“做IP不仅是卖技术，服务才是我们能做到今天的一个最重要的因素。”

邹铮贤

四川登巅微电子(IPGoal)有限公司

总经理

教育背景和工作经历

1988-1992年华中理工大学本科

1993-1995年中国科技大学硕士研究生

1996-2002年赴新加坡工作

2002年底回国发展

2004年正式成立四川登巅微电子有限公司(IPGoal Microelectronics)

作者：蒲文清