全球最大我国唯一的化合物半导体基地在深圳投产

全球最大、我国唯一的化合物半导体产业基地和国家半导体照明工程产业化基地今天在深圳投产。全国政协副主席白立忱出席了今天举行的世纪晶源科技有限公司首期芯片厂的投产庆典。

　　在投产庆典上,世纪晶源董事长高敬德自豪地告诉记者:“去年,我们全球同行业最大的外延片厂投产,直接站在了世界新技术、新产业的前沿。而今天芯片厂的成功投产,则打开了化合物半导体产业上游核心技术的"瓶颈",这也意味着整个产业链关键性的喇叭口宣告打通。”

　　据了解,伴随产业基地的外延片厂和芯片厂的陆续投产,世纪晶源将拥有当今世界最先进的分子束外延(MBE)、有机金属化学气相外延(MOCVD),及其全球最先进的芯片工艺设备生产半导体微波器(MW)外延片与芯片;半导体激光器(LD)外延片与芯片;覆盖红、黄、蓝、绿、白、紫光等全彩高亮度半导体照明(LED)外延片与芯片;半导体激光器(LD)/探测器(PD)等器件。

　　有专家称,建设深圳国家化合物半导体产业基地,可促使中国在化合物半导体产业核心技术领域拥有自主知识产权,对我国社会经济的发展和综合国力的提高具有重要意义。

上海集成电路晶圆代工业的分析及预测

上海晶圆代工业起步于上世纪90年代，上海先进半导体制造有限公司（ASMC）是国内最早的晶圆代工企业。进入21世纪后，随着上海一批晶圆代工企业，如上海华虹NEC电子有限公司（HHNEC）、中芯国际集成电路制造（上海）有限公司、上海宏力半导体制造有限公司（GSMC）、上海新进半导体有限公司（SIM-BCD）和台积电（上海）有限公司（TSMC-Shanghai）等相继成立，上海晶圆代工业一直保持高速增长势头。据上海市集成电路行业协会统计，2003年到2006年的4年间，上海晶圆代工业的销售额扩大了2.7倍，年平均复合增长率高达60%以上。2006年上海晶圆代工业的市场规模达到156.8亿元，占全球晶圆代工市场总规模的8.6%。

　　在销售额快速增长的同时，上海晶圆代工业产能的增长也十分迅速。2003年至2006年的4年间，上海晶圆代工业产能扩大了2.2倍。2006年达到了每月投片能力32万片的水平（以8英寸晶圆片折算），占全国晶圆代工总产能的75%左右。

　　从晶圆片尺寸及工艺线宽分布来看，上海晶圆片尺寸及工艺线宽是全国最齐全的。晶圆片尺寸从4英寸到8英寸晶圆片一应俱全，12英寸晶圆片生产线即将投产。目前，上海晶圆代工业以0.35-0.13微米工艺制程为主，90纳米工艺制程已由中芯国际（上海）开发成功，并首先试用于中芯国际（北京）的12英寸生产线上进行验证，达到良好效果。65纳米工艺制程的关键技术已有突破，45纳米关键工艺研究也已启动。

　　从今后5年的发展趋势来看，全球晶圆代工业市场的年平均复合增长率预计为11.7%，而我国晶圆代工业销售额的年平均增长率为17.9%，到2011年我国晶圆代工业的销售额预计达到503亿元，占当时全球市场的15.9%。而我国晶圆代工业的60%以上，产能仍集中于上海，上海名副其实地成为全球晶圆制造业的重镇。

半导体技术对显示及太阳能产业的巨大影响

半导体产业经过了50年的发展，其影响可以大致分为两方面。一方面半导体产业遵循着摩尔定律飞速发展，随着集成度不断提高，单个晶体管成本不断降低，新产品和新应用层出不穷，可以说半导体产业的发展推动了一系列电子产品的发展。另外一方面，半导体技术的发展也对其他邻近产业的发展起到了积极的影响。举个例子来说，平板显示器的生产中很多工艺技术都是来源于半导体制造技术，应用材料公司也一直凭借半导体制造中的经验和技术帮助客户不断提高平板显示器的生产效率，降低成本。对于新兴的太阳能面板制造业也是一样，我们在半导体和平板显示器制造上的薄膜技术也可以借鉴到薄膜太阳能电池的制造上。
　将来推动半导体产业发展的主要动力来自于消费电子产品。消费者对产品的外观、功能、性能、功耗、价格提出越来越高的要求。系统厂商面临的成本压力必然会向下传导到设备供应商。而且随着技术节点越来越小，如何在技术不断提高的情况下继续降低成本，是我们面临的最大挑战。
　我们很难预测设备的价格会如何走下去。但是有一点是肯定的，就是消费者对于性能和价格的要求会传导到厂商这里。我们看到一些半导体制造厂商在面临越来越高的研发成本时，最终选择合作开发，以分摊成本。摩尔定律要继续下去必须克服很多的挑战。我们在谈到成本时不是指设备成本，而是单个晶体管的制造成本。虽然在更小技术结点上设备价格提高了，但是由于单位面积上晶体管数量增加，所以单个晶体管的制造成本反而下降了。应用材料公司正在使用一些创新技术例如高K/金属栅极，铜/低K和双布图光刻等技术帮助客户在更小技术结点上以更低的单个晶体管成本实现先进的制造工艺。
　应用材料公司一直走在纳米制造技术的前沿。如上所述，我们的应力硅工程技术以及高K材料配合金属栅极技术的应用都是未来65纳米以下高性能先进器件发展的主流。在器件越做越小的情况下，它们将有效降低晶体管功耗，提高性能。
　除了传统的硅业务领域，我们正在平面显示器领域帮助客户在更大的玻璃基板上高效率地制造平板显示器。我们拥有可以在目前全球最大的玻璃基板上制造平板显示器的8.5代设备和技术，这将帮助客户不断降低单位面积显示器的制造成本，提升他们的市场竞争力。此外，应用材料公司去年进入了太阳能面板制造技术领域，运用半导体和平板显示器领域内成熟的薄膜技术，致力于不断降低太阳能电池的每瓦成本，推动清洁能源的应用和普及。
　我们所提供的薄膜太阳能面板的整体解决方案将大大减少太阳能电池制造的硅消耗量，使太阳能的每瓦成本进一步降低，从而推动太阳能市场的发展。另外，这次北京奥运是一届人文奥运、绿色奥运。结合国家制定的可持续发展的战略，我们相信包括太阳能在内的清洁能源将迎来一次爆发性的增长。

（国际新能源网）

芯片生产中的“过程能力指数”分析

在芯片的生产过程中，会经历许多次的掺杂、增层、光刻和热处理等工艺制程，每一步都必须达到极其苛刻的物理特性要求。但是，即使是最成熟的工艺制程也存在不同位置之间、不同晶圆之间、不同工艺运行之间以及不同时段之间的变异。有时，这种变异会使工艺制程超出它的制程界限，生产出不符合工艺标准的晶圆，从而严重地影响成品率(Yield)。而任何对半导体工业有过些许了解的人都知道：整个工业对其良品率都极其关注。因此，正确地评估和控制芯片生产过程中的变异显得尤为重要，而研究过程变异的常用方法之一就是过程能力分析。

一般来说，过程能力分析通常是指通过顾客质量要求的范围与实际产品质量变异范围之间的比较数值来衡量实际生产过程满足规格要求的能力。具体来说，就是计算出过程能力指数Cp和Cpk值，确定其过程能力等级，判断过程能力是不足、尚可还是充分，进而采取相应的改进和维护措施。这个简单易行的质量管理工具已经在各行各业中都有了广泛的应用，颇受好评。

由于半导体制造工艺的复杂性，生产一个完整器件所需涉及的庞大工艺制程数量，以及检测内容的多样化等等原因，必然要求芯片生产中的“过程能力指数”分析必须在遵循原先质量统计理论的基础上有所发展，创造出一套适合半导体工业的“过程能力指数”分析方法。

纵观国内的常规质量管理咨询和软件市场，长期以来都无法提出一个理想的解决方案。幸运的是，被英特尔Intel、国家半导体National Semiconductor，中芯国际等全球芯片巨头普遍采用的高端六西格玛质量管理统计分析软件JMP已经在这方面作出了很多卓有成效的工作，业已成为半导体行业的一种应用标准。接下来，本文将结合一个案例与大家一起在JMP软件最新的JMP7平台上分享这个研究成果。

如上图所示，图1是某晶圆工厂在最终的电子测试阶段获取的数据表格，共有1455条记录(限于篇幅，图一仅显示了其中的前30条记录)，考察的质量特性有16个(实际情况会更多，此处仅取其中的一部分做演示，并且限于篇幅，图一仅显示了其中的前7个质量特性)。如果按照传统的分析方法，我们需要按部就班地计算16组过程能力指数，对各项质量特性一一考核，但对它们之间的相互关联以及产品的总体质量性能却缺少一个全面的认识总结。而且单纯用数字说明，也显得有些枯燥抽象。

JMP软件巧妙地通过一系列生动形象的统计图形，使我们得到一个全新的分析展示结果。先看图2所示的“过程能力指数的目标图Goal Plot”。图中等腰三角形的两条红边表示所有Cpk恰巧等于1的情况，等腰三角形以内的部分表示所有Cpk大于1的情况，等腰三角形以外的部分表示所有Cpk小于1的情况，一般越远离三角形的点所代表的Cpk值越小。显然，目标图用一个等腰三角形将过程能力充足和不足的两部分质量特性区分得一目了然。在此案例中，给我们印象最深的是INM2、IVP2、IVP1等特性的过程能力很差，因为相对其他点而言，它们离这个等腰三角形最远。

再看图3所示的“过程能力指数的箱型图Box Plot”。图中两条绿色的虚线分别表示的是将16组规格限统一规格化后的规格上下限，VPM3、INMI1、NPN2等特性的箱型图比较狭窄，且都落在虚线范围中，说明它们的过程能力比较充分，INM2、IVP2、IVP1等特性的箱型图比较宽泛，且都远远超出了虚线范围，说明它们的过程能力严重不足。

最后看图4所示的“过程能力指数的规格化箱型图Normalized Box Plot”。此时图中16个箱型图是分别通过转化而得，所有箱型图的波动范围几乎都在[-5，5]之间，16组绿色的小短线表示分别经过同样转换后得到的规格上下限。相对而言，VPM3、INMI1、NPN2等特性的箱型图都稳稳地落在规格范围中间的位置，再次说明它们的过程能力比较充分，INM2、IVP2、IVP1等特性的箱型图的波动明显比规格限宽泛，再次说明它们的过程能力严重不足。

当然，传统的过程能力指数的具体数值也很重要，我们可以参考“过程能力指数列表”对所有16个质量指标进行定量的评价，其内容包括常用的Cp、Cpk和PPM值。

总之，半导体制造业面临着巨大的质量和成本的挑战。想象一下，在极其苛刻的洁净空间内，不到1/2平方英寸芯片范围里，制作出数百万个微米量级的元器件平面构造和立体层次……单凭这一点就应当充分重视芯片制造中的过程能力分析。专业质量管理统计分析软件JMP有机地整合了质量统计理论、数据可视化手段和半导体制造业的行业特点，将复杂的统计分析用各种简单易懂的方式展现出来，大大提高了我们分析问题、解决问题的能力，希望有更多的工程技术人员可以从中受益。

备注：

JMP是全球顶尖的统计学软件集团SAS的业务部门之一，旨在为全球的客户提供专业的高端六西格玛统计分析解决方案。JMP软件是目前最先进的六西格玛质量管理统计分析软件，易用、高效、高速，被誉为“六西格玛时代的统计分析大师”，是全球试验设计(DOE)方法的领导者。JMP支持对海量数据进行分析，具备卓越的运行速度；他以解决问题为中心，按照解决问题的思路设置菜单(常规统计软件大都按照统计方法设置菜单)；JMP用交互性图形及卓越的可视化能力极大地降低统计方法应用的难度。目前，JMP已经在全球拥有超过15万名用户，遍布各个行业。在半导体行业，JMP已经成为一种行业标准，正在帮助英特尔、国民半导体、华虹NEC、中芯国际、日立、村田电子等国内外著名企业提升质量管理、优化业务流程和改善产品设计。

瞄准40纳米工艺 微捷码DFM软件获得台积电参考流程认证

芯片设计软件供应公司微捷码（Magma）设计自动化有限公司于今日宣布微捷码的Talus集成电路实现系统、Quartz SSTA统计分析工具、Quartz DFM（可制造性设计）、Quartz LVS 以及 SiliconSmart DFM 能够通过台湾积体电路制造股份有限公司（TSMC）9.0版参考流程进行访问。这些工具都支持台积电的AAA机制（主动精准保证机制），该机制定义了台积电设计生态系统中所有合作伙伴的精度标准。籍由微捷码的软件以及台积电的9.0版设计流程，设计师们拥有了一条经过验证的40纳米设计通路，涵盖了从规范到最终出片的通路。

微捷码设计实现事业部总经理Kam Kittrell 表示：“微捷码很高兴能够继续与台积电积极展开合作，确保了设计师们能够满足日益增长的模拟和数字集成电路设计在复杂度、功耗下降等方面的需求，同时应对了面市时机的挑战，”他进一步强调说：“通过专注于功耗、统计的时序分析和可制造性设计（DFM），9.0版参考流程以及微捷码的软件面向40纳米及其以下设计环境提供了一个有效的解决方案。”

台积电设计架构市场部资深总监庄少特（S.T. Juan

微捷码公司的软件以及9.0 版参考流程满足了台积电40纳米工艺技术中新型的设计挑战。新的特点包括统一功耗格式（UPF）支持、透明的半代工艺设计、新的统计的片上偏差（OCV）分析以及层次化的可制造性功能。

通过先进的技术和UPF支持，满足了贯穿整个流程中的功耗需求

Talus Power Pro与微捷码的集成电路实现系统协同作业，实现了所有的与9.0版参考流程相关联的创新功耗降低技术。不同于传统的需要多重工具并使用定制技术的功耗管理方法，微捷码的系统能够确保贯穿于整个RTL-to-GDSII流程中，在功耗和时序之间实现持续的、实时动态的平衡。在开发过程中，微捷码公司充分发挥了作用，确保了Talus Power Pro 能够支持UPF 。

整合的微捷码流程简化了向40纳米工艺过程的移植

9.0 版参考流程实现了面向40纳米工艺技术的透明的半代工艺设计支持。由于微捷码的软件能够基于统一数据模型，紧密整合在一起，它能够最小化新误差的引进，同时确保了一个干净利落的半代工艺设计交付。

功能强大的统计时序分析

微捷码公司和台积电公司已经开发出了最强大的统计静态时序分析（SSTA）方法之一，降低了过度的设计余量、优化了设计性能同时增加了良率。基于微捷码的Quartz SSTA ，这一方法支持全局的（inter-die）和随机的(intra-cell）工艺偏差、复合电流源（CCS）模型、统计的漏电分析和统计的优化，以及来自统计分析的设计相关的片上偏差。

整合的特征化到硅片的可制造性流程

40纳米及其以下节点芯片制造的复杂性需要额外的代工厂工艺数据以改善模型的精度。微捷码基于面向模型特征化的SiliconSmart DFM、面向设计实现的Talus Vortex以及面向先进的基于模型DFM的Quartz DFM，提供了一个综合的从特征化到硅片的可制造性流程。微捷码实现了一个整合的流程，其中结合了基于模型和规则的方法，更好地满足了可变性需求，同时将系统化和参数化的良率损失减小到最低水平。通过这一流程，用户能够精准地预测、防止以及修正与DFM 相关联的问题，以确保更快的出片，实现更高的良率，并有效降低设计的悲观倾向。由于在实现流程中执行了签核即正确的符合可制造性规则的校验，交付到制造环节也同时得以简化。

在新的9.0版参考流程中，微捷码公司提供了一个综合的物理和电气可制造性解决方案，充分利用了台积电先进的可制造性建模功能，有效解决了由于工艺偏差而存在的潜在的参数性能突变。Quartz LVS 支持一个全新的基于对应表的DFM-LPE 提取流程，能够准确地生成晶体管参数以达到良好的制造效果，包括硅片的可印刷性。微捷码公司基于厚度的可用于化学机械研磨的提取采用了全新的TSMC VCMP （台积电虚拟化学机械研磨）引擎以及厚度到电气（ T2E）引擎，实现了特性级的（在网格内）精度以及一个全新的T2E检测器，能够有效补充现有的虚拟化学机械研磨检查。Quartz DFM与经过台积电认证的光刻仿真器协同作业，促进了增强的台积电构形到电气（S2E）引擎，实现了硅片精确的Leff（等效沟道长度）和Weff（等效沟道宽度）晶体管模型。微捷码公司组合了LPC到时序（LPC-to-timing）流程与Quartz LVS ，实现了独一无二的电气设计规则校验（ eDRC ）功能，为知识产权（IP）开发人员提供了简便易用的反馈。与Talus Vortex 的整合通过在流程的早期预测DFM 问题，有效缩短了设计周期，获得了改进的设计鲁棒性，同时增加了良率。

2008十佳晶圆设备和工艺诊断设备厂商排名(图)

市场调研机构VLSIResearch近日公布了2008十佳半导体设备厂商。今年获得工艺诊断设备厂商、小型晶圆处理设备厂商和大型晶圆处理设备厂商各个类别桂冠的分别是KeithleyInstruments、SENCorporation和VarianSemiconductor。

本次调查结果是来自对芯片制造商4565次调查，受访制造商的产量总和约占全球产量的95％。每家设备供应商在13项指标中进行排名，包括设备性能和客服等。以下是十佳供应商排名：

工艺诊断设备供应商

在工艺诊断设备供应商中，长期入围前十的KeithleyInstruments和AgilentTechnologies分列第一第二。排在首位的Keithley几乎获得了满分，13项指标中有11项排在首位，表现最出色的是设备运行时间这项。

工艺诊断设备供应商的优势在于设备性能，十佳厂商在设备运行时间、有效吞吐量和结果质量等指标都获得了最高得分。



小型晶圆处理设备厂商

SENCorporation在客户满意度上获得了第一，该公司在5个指标上获得了最高排名，零部件支持和技术领导力得分最高。



大型晶圆处理设备供应商

VarianSemiconductor在大型晶圆处理设备供应商中拔得头筹。在13项指标中，11项获得了最高排名，其中结果质量得分最高。Novellus排在第二，在拥有者成本方面获得最高分。技术领导力排名第一的是ASML，总排名排在第三。TokyoElectron和Ulvac分列第四第五。



以下是2007年这三份榜单的排名：



此次受访的芯片制造厂商分布在北美、欧洲、中国大陆、韩国、中国台湾、日本等地，所占比例如下图所示：

如何克服45纳米设计挑战

随着向更小工艺几何尺寸的转变，相关市场商机和成本压力正使工艺开发和工艺采纳周期的发展呈两极分化。一方面，上市时间的压力要求工艺可用性和推动性项目更早实现；另一方面，由于工艺节点开发成本的增加，又要求设计团队尽可能延长特定工艺节点的使用时间。这两个彼此相悖的发展方向只能靠延长节点开发和对制造节点的更长时间支持这两者之间的重叠期来实现。因此，我们将面临以下几点之间不断缩小的时间窗口：

1. 制造工艺开发(节点可用)

2. 设计和制造基础架构的创建(节点准备)

3. 45nm设计中技术、方法和工具的采用(节点采纳)

在向45nm的转换过程中，节点可用、节点准备和节点采纳的实现已变得极其复杂。影响因素包括设计和设计分析复杂性的提高；多个外包制造认证体系的建立；使45nm工艺的生命周期与前几代工艺节点保持一致的诸多压力。

在45nm工艺采纳的准备方面，德州仪器(TI)公司的多学科团队与推动性客户及外部供应商已预先合作多年，目的是推进公司及其客户采用45nm工艺设计技术。TI的芯片设计人员几个月之前就开始使用45nm技术，并发现这一次的节点转换比上一代65nm工艺所经历的要困难得多。

要想预先把一些挑战最小化，需要加强力量开发相关工具和方法，以满足不同节点的工艺能力/性能和面积方面要求。而且应该尽早与多家EDA供应商接洽，共同推动开发进程，这样一旦时机到来就能及时推出合适的解决方案，虽然这样做可能会赚取EDA供应商的很大部分短期收入，而且在某些情况下属于投机性开发。

在45nm节点的可用、准备和采纳方面的技术工作主要面临以下一些挑战：

工艺变异

工艺变异主要分为两大类，即随机性和系统性变异。两者都很重要，都需要适当的方法和流程。工具和解决方案会根据从晶体管和电路级到IP模块创建以及完整芯片装配等不同的设计级别而变化。数字逻辑设计、存储器设计和模拟设计对不同的工艺也有不同的要求和方案。

图1：在向45nm的转换过程中，节点可用、节点准备和节点采纳的实现已变得极其复杂。

目前，常常使用晶体管级的统计Spice模型、仿真和优化来处理随机性变异。具有统计或变异意识的提取、表征和统计静态时序分析在门级和芯片级处理随机性变异。在某些情况下，设计方法可提供低工作量规避或结构性校正策略。目前在这一领域已有好几种成熟的工具。实现及部署正在使用模型和设计提交方面带来新的挑战。

系统性变异可利用新的工具和模型来处理，比如化学机械抛光(CMP)、智能填充(smart fill)、蚀刻曲线、基于形状的提取、应力、温度等等。这些工具不仅填补了许多空白，而且减轻了对更多设计边界或过多不确定性余量的需求。此外还可以采用规避方法。设计人员必需避免与环境无关的门级提取损耗，或者采用的解决方案能够维持源自提取的产能提升。这些问题向传统ASIC方法和EDA工具套件的核心提出了挑战。

DFM工具

DFM工具有助于解决光刻限制、OPC(光学接近校正)和RET(分辨率增强技术)问题。然而，在严格的设计规则和DFM/TCAD工具的大规模使用之间如何达到平衡正在成为一个需要多加关注的新生问题。主要风险包括面积过大、功率过大以及计算和分析周期过长 (如果元件没有进行分析或建模的话，也可能会导致硅片失效) 。

基于规则的检查工具：基于规则的传统检查工具在验证版图方面的能力已在好几个工艺节点上失效。可以采用基于光刻和工艺仿真模型的热点检查工具来增强传统检查能力。此外，工具的规模也是一个渐受关注的问题。

缩放：保持功率和性能以及缩小面积是一个艰巨的挑战。一些物理和材料基础理论表明，许多关键参数(如Lgate 和 Tox)的缩小幅度已有所减缓。导线阻抗越来越占主导地位，而金属堆栈无法进一步反向缩放以保持竞争力。这种情况推动着工艺的增强和设计侧的变化，有时甚至会一直返回到系统架构。

功率管理：多年来， TI在手持设备功率管理方面一直走在前沿，利用每一代工艺不断开发和推出新技术。对技术、工具和方法的大型工具包的需求进一步使设计过程复杂化。这种例子包括时钟门控、多电压域/岛、多vt、自适应电压和频率调节、多种睡眠模式、偏置技术、功率门控等等。在45nm节点，即使非手持设备设计团队也必须认真考虑功率管理技术以优化动态功率和静态功率。为了找到可把功耗降至最低并且能节省成本提高系统性能水平的方案，有许多特定设计参数可改变应该运用什么样的技术以及运用到什么程度这两者间的平衡，比如活动率、电源电压、温度范围和系统架构等。这意味着架构设计/逻辑设计/物理设计之间需要保持紧密的交互和优化。

复杂性：这些非常复杂的45nm系统级芯片上庞大数量的晶体管对规模和工具周期而言都是极大的挑战。正确的增量工具、多节点分布式处理、更严格的层次化系统设计以及ESL等能力现在已变得至关重要。对400个以上存储器、4千万门电路和多个模拟模块进行手工底层规划已经不现实，而这一领域的自动化工具又尚未成熟。这种规模趋势也进一步提高了新型分析工具、新增边界工具或设计提交闭合环的推出成本。

尽管存在这些挑战，业界在45nm设计方面仍有不俗的进步。提过多方的共同努力，我们可以通过不断创新来解决在向45nm及以下工艺节点发展过程中出现的问题。这也是一个明智的工程师应该努力的方向。

作者：Clive Bittlestone

董事兼ASIC背板技术中心经理

Mike Fazeli

全球EDA策略经理

德州仪器公司

45nm设计需要高效的底层规划

随着产业向45nm工艺节点的转移，更多的芯片设计将成为焊盘受限的设计，I/O布局和排序的效率也将直接影响裸片的尺寸。虽然这种技术危机迫在眉睫，但目前大多数45nm的问题都集中在芯片的IP内核面积上，因为这是实现45nm技术的主要部分。但这些新内核必须适应更高电压、更大尺寸和标准接口依然占据主导的环境。

向45nm内核的迁移使优化的I/O规划和布局将越来越重要。这些挑战带来的问题是：谁应该负责芯片的I/O规划以及考虑封装和系统的其余部分？

与IP内核的内部工作机理不同的是，I/O不会缩小到采用45nm技术，原因有几个。虽然新的45nm内核尺寸较小，因而可以工作在较低的电压，但I/O必须连接系统中不是45nm设计但仍必须处理较高电压的其它器件。例如，如果其它芯片工作在1.8V，那么新的45nm设计中的I/O也必须工作在1.8V，即使内核可能工作在1.0V或1.2V。

I/O必须具有足够的鲁棒性，以便在较高的开关电压下不会牺牲性能。目前在用的大多数I/O是由第三方供应商开发的，不一定非要由设计45nm内核的公司开发。而这些IP提供商一般都不擅长采用最先进的工艺节点，因此新库的发布非常落后。

另外，I/O的设计和表征需要花费大量时间和精力。雪上加霜的是，许多公司不希望是第一家使用下一代I/O的公司，因为这些单元还没有经过完全成熟的测试。

最后是串行/解串器(serdes)收发器。它在芯片中主要用于完成串并数据的转换，是一种内含模拟电路的独立宏单元。与其它I/O相比，serdes的尺寸相当巨大，它们的尺寸对I/O规划和布局有很大的影响。其它电路和I/O必须有效地布局于serdes模块周围。

高速serdes网络要求特殊布局才能使器件更好地适配进系统的其余部分，因此在布局serdes块时要考虑系统要求。这种以系统或PCB为主导的流程是成功实现高速网络的关键要素。

为了应对这些挑战，差分线对—用于差分信号电路并具有特殊特性的一对导线—被越来越广泛地使用。为了确保获得封装和电路板上的布线正确，差分电路需要特殊的I/O布局和规划。因此结论非常明确，支持系统级I/O规划的方法论是45nm设计实现所必需的。

向45nm迁移的设计类型

共有三种类型的设计正在向45nm设计迁移，它们分别是为了降低成本的设计、全新的设计以及为了满足设计师特定挑战的下一代设计。

缩小内核和裸片尺寸有助于降低成本，但焊盘将受到限制。I/O也会限制可能发生的裸片面积减小效果。因此，为了充分利用新技术的优势，I/O规划需要重新设计以提高效率。

在针对成本降低所做的大多数技术迁移中，封装或电路板是不变的。这意味着新的I/O规化必须重复利用现有的封装输出球(ball-out)以及现有的内核要求。成功地复用已有封装或电路板的唯一方法是同时满足双方的约束要求。成功的实现可最高效地利用裸片面积，同时满足复用要求。

图1：系统级规划提供对互连的浏览。早期的I/O和封装规划有助于分析从芯片I/O缓存到PCB的连接。

在新的设计中，主要目标不是节省成本，而是增加功能。此时原始内核尺寸会被缩小，电路会增加，而更多的电路将带来更多的I/O。另外，在封装或电路板侧也许仍有复用单元。设计师面对的挑战是既要实现新的电路，还要满足任何复用约束。这些约束可能是预先定义的serdes布局、差分对的输出球或已有的模拟电路。因此新技术必须在现有电路和约束条件下建立新的I/O规划。

下一代45nm设计问题并非无足轻重。在较低的电压条件下，电源/地I/O规划比以往任何时候都更重要。电路更容易受交叉耦合的影响。如果芯片和封装没有被规划在一起而成为单一电路，那么封装带来的交叉耦合将严重影响芯片的性能。当封装上的布线通过芯片底部时就会发生这种现象。但完全禁止在倒装芯片裸片下布线是不切实际的，反而会增加封装成本。因此需要重申的是，这些因素必须从设计一开始就加以考虑，从而从根本上避免问题的发生。更高密度的裸片意味着更多的I/O，也就意味着更多的封装球和更高密度的PCB布线。因此必须坚持以电路板为主导的I/O规划方针，从而控制成本，实现最优性能。

有封装意识的芯片设计方法

向45nm迁移的设计师不一定非要是封装专家，但他们需要能提供封装指导的设计工具。能够被人接受的一种情形是实现被称为有封装意识的芯片设计这种新兴的芯片设计方法。就像底层规划是系统级芯片设计的重要组成部分那样，具有封装意识的I/O规划作为整个系统设计流程的一部分，有助于满足成本/性能和上市时间压力。I/O规划通过优化I/O和焊球布局来使裸片尺寸最小化。早期的I/O和封装规划可以帮助芯片设计师分析从芯片的I/O缓存到PCB的互连。

采用这种新方法后，I/O规划就可以在设计流程的早期阶段完成，即在原型阶段和底层规划之前，而这时的修改也更容易实现。折衷可以在不影响芯片性能、同时可以建立可布线I/O规划以满足成本目标的条件下进行。

通过在设计周期的早期引入自动I/O规划，信号完整性、电源完整性、物理实现和低成本等方面的I/O性能可以得到显著提升。设计师可以优化I/O布局以缩小裸片尺寸，或完整地利用裸片面积。他们可以利用最不昂贵的封装技术确保满足性能目标，同时精确估计负载状态以确定驱动器能力要求。也许最有用的是，设计师可以在设计环境中直接管理芯片和封装连接，而不需要额外再通过电子表格的方式。

对封装工程师来说，他们能够使用这些信息建立初始封装版图。而作为该技术一部分的I/O封装则将芯片和封装的典型顺序设计改变为并行设计，从而实现了可以避免多次反复的“一次通过式”设计流程。

图2：统一的数据模型有助于推进优化过程。各设计单元是经由OpenAccess数据库的综合流程的一部分。

该技术的基础是单个统一的数据模型，它支持芯片和封装作为单个用户接口中的有效元件。该模型可以用作“黄金”芯片和封装互连矩阵的智囊库，在这里可以管理芯片和封装的连接。它的功能包括芯片和封装的折衷开发，并提供具有详细电气和物理约束的反馈参数。该数据模型利用工业标准的OpenAccess数据库将所有设计单元带入综合流程，从而推动了优化过程。

具有封装意识的芯片设计方法包含有I/O综合、布局和布线等功能。I/O综合可以建立具有高性价比封装选项的最优I/O规划，并能满足物理和电气约束。还可以建立随设计校正的I/O环，以满足包含信号/电源/地(SPG)要求、封装设计规划、内核底层规划和板级I/O在内的整套约束要求。

I/O综合会根据驱动器模型计算特殊电压平面的电流要求，并计算出所需的球数量。它必须适应具有多个电压域的设计中的每个电源域。综合还必须能够优化I/O环规划，以尽量减小裸片尺寸和I/O行面积。如果裸片尺寸是固定的，那么在给定裸片尺寸下只有存在切实可行的I/O环规划才能取得成功。

I/O、焊球或键合焊盘及引脚是在综合之前由布局引擎布放在裸片外围的。该引擎会考虑预布局的实例(I/O和/或IP内核)、I/O单元组(如总线I/O)和电气约束。一旦I/O环完全了综合，它就会产生合法的I/O布局。

当然，在实现之前要考虑的问题还包括诸如这样的方法如何在已有设计流程中发挥作用。答案是需要在芯片侧支持工业标准格式，如库交换格式/设计交换格式(LEF/DEF)，而在封装侧支持自动数据处理(ADP)。用于实现该方法的软件必须能够在所有数据可能不存在和设计可能不完善的规划环境中操作。因此，提取、分析和验证工具必须足够灵活和智能才能克服这种限制，也才能提供足够精确的有用结果。

另外，封装级布线和电压域平面切割需要通过设计规则检查(DRC)，并且必须遵守封装规则，这是建立有效的芯片到封装网络分配和正确的电源平面突起/焊球分配的重要考虑因素。

作者：Joel McGrath

技术行销经理

Rio设计自动化公司

jmcgrath@rio-da.com

应对65nm时代的可制造性设计挑战

相关文章 ? 具有变化意识的实用DFM设计方法 (2008-03-11) ? 应对复杂SOC验证及芯片上市时间压力 (2008-01-29) ? 半导体制造设备产业的天要塌下来了吗？ (2008-01-18) ? NIST新技术“擦亮”光刻的双眼 (2008-01-08) ? 能有效降低肝毒性测试成本，软光刻技术将用于药物测试实验 (2007-11-26) 更多相关文章 精品文章 ? 中国大陆最具发展潜力的10家IC设计公司 ? 完美变身展望未来，恩智浦高管谈2008战略 ? 2007年十大模拟混合信号IC和数字IC评选 ? 数字融合机遇与挑战并存，中国和印度将成掌握其命运的“操盘手”？ ? 纪念岑英权博士 更多精品文章 65nm及以下节点的可制造性设计(DFM) 问题正变得越来越关键，其原因在于，随着芯片关键结构尺度的不断缩微，相同的绝对物理变异可能导致相对较大的电气变异。在65nm及以下节点，光刻效应成为制造性变异的最大因素。37页表示的是芯片中心的一个门。由GDSII表述的该逻辑门的几何形状轮廓显示在左边(红轮廓线代表硅片中的扩散区，而四个绿色矩形反映的是伴随单个晶体管的多晶硅栅极区)。右上角的黄箭头指示了其中一个晶体管的沟道宽度和长度(沟道实际上是被栅极覆盖的一个硅片区域)。 问题是硅芯片特征(结构)尺寸现在小于用来生成这些特征的光的波长。若一个特征根据光刻图像被原样复制在光掩膜上，那么随着新技术节点的缩微其特征尺寸将越来越小，从而导致出现在硅片上的图形形状与理想形状的差异越来越大。 目前用传统设计流程解决该问题的方法是用诸如光学接近修正(OPC)及相移掩膜(PSM)等各种分辨率增强技术(RET)对GDSII文件进行后处理。例如，物理设计工具通过强化现有特征或增加新特征(被称为次分辨率辅助特性——SRAF)的手段修改GDSII文件以获得更好的可印刷能力。它意味着，若工具预计印刷过程会产生某种失真，则工具将自动增加反方向失真，以使两个失真相互抵消。问题在于，设计中的每个结构都受临近结构的影响。也即，若GDSII文件生成了两个几何形状并在光掩膜时相互隔绝，则这两个形状将以确定方式被打印。但若使同样这两个形状相互靠得很近，则这两个形状间的相互干扰通常会以非直观的方式擅自改变这两个形状。这些干扰的结果将导致时序、噪声和功耗变异并最终影响良率。 图1：真正的可制造性设计需要适应绝对物理变异。 制造和良率问题可大致归为四类：灾难性、参数型、系统类(特性决定)和统计类(随机)。灾难性问题是那些使芯片彻底报废的问题，如过孔丢失。发生参数型问题的芯片其功能仍完好，但指标达不到标称要求，如：一款500MHz器件现只可运行在300MHz，或设计功耗本来是5W，但实际上达到8W。灾难性和参数型问题的出处都又可进一步分为：系统效应和统计事件。 真正具有DFM意识的方案必须要能应对全部这些问题，也就是说，它意味着在实现、分析、优化和验证等过程中要能对全部系统和统计效应建模。 实现可接受性能和良率的途径是使包括单元表征、IC实现、分析、优化和签字确认在内的整个设计流程的各个环节都兼顾DFM要求。在这样一个流程中，可在最恰当同时最有效的时机理解并解决制造性问题，并在设计和制造这两个环节间建立起更紧密联系，这样，设计意图就能正确传送给下游制造，而生产数据又反馈给上游设计。 图2：当被应用于两个时序PDF曲线时，具有DFM意识的SSTA必须能解读灵敏度和临界态。 设计工具(特别是实现、分析和优化引擎)一直是基于规则考虑的。也就是说，将一套规则提供给这些工具，这些工具根据规则对设计进行分析和修改以确保不违背规则。但在当今的超深亚微米技术中，这些规则不再能反映制造工艺的基础物理特性。即使设计工具尽职尽责地遵循代工厂提交的全部这些规则，得到的芯片仍可能存在参数型(甚至灾难性)问题。 为解决这些问题，工具现需要采用基于模型的技术。这意味着工具要按照芯片实际被制造的样子建模。例如在光刻模拟中，工具需要建模光通过光掩膜及任一透镜的方式、光与硅片表面上化学物的反应方式以及如何生成最终结构等。 一个真正具有DFM意识的设计环境需从具有DFM意识的表征开始。它涉及将与标准单元库相关的全部文件以及PDK(工艺设计包)和DFM数据以及代工厂提供的模型通盘考虑，然后在时序、功耗、噪声和良率整个背景下，针对工艺变异和光刻效应生成统计概率密度函数(PDF)。作为这一流程的一部分，还能自动提取和/或生成各种技术规则供下游工具使用。 真正具有DFM意识的表征环境还能为各个单元提供良率评分，在评分过程中，它将化学机械抛光(CMP)效应考虑在内，并利用诸如关键区域分析(CAA)等技术解读随机微粒缺陷。此举允许模型表征过程同时提供灵敏度和鲁棒性指标，随后供实现、分析和优化等引擎使用。例如，通过了解每个单元的延时或漏电灵敏度等参数，实现工具可以通过规避这些单元来优化关键时序路径，或通过修改其位置将这种灵敏度降至最低。 传统综合引擎根据库内不同单元的时序、区域和功率特征以及设计师提交的设计约束来执行选择和优化。在具有DFM意识的环境，综合引擎会将每个单元的噪声和良率特征以及构成库的单元的变异特征(工艺和光刻)加之这些特征是如何影响每个单元的时序、功耗、噪声和良率等诸多因素全部考虑在内。 就该流程的物理设计部分而言，如我们前面指出的那样，设计中的每个结构受其周边环境的影响，具体表现在那些临近结构以非直观方式造成的干扰。这就要求布局工具能感知光刻并留意下游制造RET工具的限制和要求。 同样，在布线引擎中嵌入光刻仿真能让它识别必须规避的图案，并确定为了避免生成下游RET工具无法修复的光刻“热点”而必须修改的版图位置。光刻感知布局和布线功能的结合有助于把对后布局RET的需求减至最小，并提高所需任何RET的效率。 真正具有DFM意识的设计环境还必须支持对时序、功耗、噪声和良率结果的分析和优化。先看时序，形成芯片中路径的每个部分，诸如线段、过孔和单元(逻辑门)等，都存在与之相关的时延问题。这些延时是工艺、电压和温度(PVT)的函数。传统的设计环境一直基于诸如静态时序分析(STA)那样的最坏情况分析引擎。STA为不同路径设定最坏情况延时。例如，STA假定：形成特定路径的全部延时不是最长就是最短，当然这种假设既不实际又很悲观。为解决这些问题，具有DFM意识的设计环境必须采用基于统计的方法，并使用比如统计静态时序分析器(SSTA)。 真正具有DFM意识的设计环境的一个关键因素是若没有相应的DFM意识优化能力，则DFM意识分析的用处将被大打折扣。例如，为执行对变异敏感的时序优化，具有DFM意识的SSTA引擎必须要能解读灵敏度和临界态。 在传统STA中，越是关键路径对电路延时的影响就越大，即具有最大负延时的路径最关键。而在具有DFM意识的SSTA中，最关键路径是最有可能对电路延时影响最大的路径。基于此，具有DFM意识的SSTA优化必须基于诸如临界态参数(用于确定关键路径，即最有可能成为限制性因素的路径)这样的函数。 除时序分析和优化外，所有其他分析和优化引擎(泄漏功耗、噪声和良率)也必须采用具有变异意识的统计来有效解读变异。利用这些技术才可能使设计更具鲁棒性，并对变异不那么敏感，进而在器件的整个生命周期内最大化良率。 最后，环境必须提供具有DFM意识的签核验证。在该阶段，经DFM优化后的设计被送至一组验证引擎进行诸如设计规则校验(DRC)和光刻工艺校验(LPC)等检查。需要重申的是，所有这些引擎必须在时序、功耗、噪声和良率指标背景下，针对工艺变异和光刻效应对设计进行分析和检验。因许多制造性问题难于用必须遵守的规则来表述，所以物理验证环境必须要适应基于模型的解决方案。另外，由于需要处理大量设计数据，所以验证方案必须高效且可扩展。 真正的DFM设计流程的一个关键要求是采用统一的数据模型且所有实现、分析和优化引擎能准确地对同一数据实施立即和共时访问。进一步解释就是说：在布线器放置一条线段的同时，还进行RC寄生效应的提取，进行延时、功耗、噪声和良率的计算以及对该线段信号完整性的评估，且仍在此时此刻，布线器利用这些数据自动进行我们感觉不到的任何必要修改。 通过在实现流程中集成DFM，可以消除采用独立点工具方法可能导致的潜在性设计反复。任何设计决策和权衡取舍都是在整个设计背景下完成的。因此，诸如减小面积以及降低动态和静态功耗等任何内核改进成果都能立即加以利用，而设计师可确保潜在的DFM结果不会干扰或削弱这种好处。在设计完成后和出带前，可以利用DRC/LVS/光刻引擎进行自动的具有DFM意识的签核验证。 真正具有DFM意识的设计环境可以在整个流程的各个阶段、在时序、功耗、噪声和良率背景下解读工艺变异和光刻效应。它从对单元库的表征开始，贯穿实现、分析和优化过程，直至签核验证结束。 作者：Dwayne Burek 设计实现业务部产品总监 Magma Design Automation公司

Cypress 推出下一代可编程片上射频系统

赛普拉斯半导体公司（Cypress）日前宣布推出其下一代可编程片上射频系统。PRoCTM LP把经过验证的可靠WirelessUSBTM LP 2.4GHz收发器与获奖的低成本enCoReTM II 8位Flash微控制器（MCU）集成在了一颗单芯片上。PRoC LP简化了编码和电路板布局，旨在缩减设计时间，并降低诸如鼠标、演示工具和RF遥控器等创新、小型无线人机接口设备（HID）的板级空间要求。

与同类竞争解决方案相比，PRoC LP减少了元件数目，因而压缩了HID应用的总材料用量（BOM）。该器件运用了已获专利授权的频率捷变（frequency agile）直接序列扩频（DSSS）技术，为那些工作于全球开放使用的2.4GHz ISM频段的无线系统提供同类最佳的抗干扰性能，从而使其非常地适用于拥挤的RF环境。

InStat公司市场融合和技术小组的资深分析师Brian O’Rourke说：“通过射频与闪存MCU的集成，Cypress的PRoC LP减少了元件数目，最终实现了无线PC外设成本的大幅节省，而在该领域中，成本是非常重要的。许多消费者所使用的无线外设都工作在拥挤的RF频段中，Cypress的2.4GHz WirelessUSB协议的强抗干扰性能恰好满足了他们的需要。”

Cypress公司计算和消费产品部执行副总裁Norm Taffe说：“PRoC LP延续了我们‘通过系统集成来提高产品附加值’的策略。PRoC LP实现了WirelessUSB LP的低功耗和超群抗干扰性能与enCoRe II闪存MCU的完美结合，从而使其成为无线HID应用的理想解决方案。”

PRoC LP采用紧凑的40引脚QFN封装。基于系统内可再编程闪存的MCU能够在设计的最后时刻变更固件，并不再需要外部EEPROM来存储绑定参数。这款高集成度无线解决方案还通过采用单晶并集成电压转换器和无源器件的方法减少了元件的用量，从而降低了系统成本和电路板布局复杂度。PRoC LP提供了高达1Mbps的数据速率、-97dBm的接收灵敏度和0.87mA的平均工作电流，以把HID应用中的电池使用寿命延长至一年。

Cypress的PRoC LP为无线接收器/桥接器、鼠标、演示工具和遥控器等简单的多点对一点无线应用提供了前所未有的功能组合，实现了超群的抗干扰性能、低BOM成本、更高数据速率应用，并缩短了面市时间。它把一个射频收发器和数字基带电路集成在单块芯片上，具有1.8V至5.25V的工作电压范围，并采用了先进的节能方法，以延长诸如无线鼠标等设备中的电池使用寿命。低功耗、DSSS抗干扰性能与低成本的绝佳组合使其成为无线HID应用的理想选择。

PRoC LP还具有用户友好的KISSBindTM功能，这使得用户能够采用直观的方法把某个无线外设与所需的主机连接起来（通过简单地使它们彼此非常靠近来实现），从而降低了客户支持方面的要求。

目前，Cypress的PRoC LP CYRF69103（用于鼠标和其他外设）和PRoC LP CYRF69213（用于USB桥接器/无线接收器）正处于样片阶段，它们均采用40引脚QFN封装。这两款器件将会在2007年2月全面投产。以100,000片为批量时的起售单价不到2.00美元。

 

IEDM群英荟萃 台积电32奈米测试芯片独放异彩

IEDM群英荟萃 台积电32奈米测试芯片异彩纷呈 　

据境外媒体报道，11日位在美国华盛顿特区举办的国际电子元件大会(IEDM)中群雄芸集，几大半导体巨头纷纷发表演讲，展现新技术实力。IEDM与ISSCC、VLSI是3个国际级半导体元件年度技术论文的发表大会，每年几乎各知名学术机构、半导体业者皆以其最新、最先进半导体设计与技术参与发表论文，从中也可一窥未来半导体产业先端技术、市场发展端倪。

此次IEDM中，台积电高度参与，宣布其第1颗32奈米制程测试芯片已正式通过内部功能验证，未来将可同时支持单芯片中数码、类比电路。外界预料，以台积电每2年发展1个制程世代的进程估算，32奈米制程芯片已具雏形，最快可在2009年实现量产。

台湾媒体表示，除了台积电高度参与，董事长张忠谋亲身赴会演讲，国际级半导体大厂包括英特尔(Intel)、IBM及三星电子(Samsung Electronics)也不惶多让，也藉由IEDM展现其技术实力。英特尔方面，主要是着重于其45奈米及32奈米制程高温下采用高介电系数材料及金属闸极技术发表、及关于相变化存储器和快闪存储器技术；IBM则着重45奈米与65奈米绝缘层上覆矽(SOI)超低漏电制程；韩国三星则发表关于40奈米存储器制程与先进半导体材料技术。

元器件行业专家爆料半导体公司成功的秘密

多种策略的精妙组合是推动成功公司走向顶峰的关键

    成为市场领袖总是一件不错的事情，如今成为半导体工业的市场领袖则更是一个特大喜讯。

    让数据来说话吧。根据半导体工业研究公司ICInsights发布的统计数据，2005年，行业巨人英特尔公司的销售额增长了13%。接下来的三巨头——三星、德州仪器和东芝——的销售额也分别增长了13%、6%和7%。

    德州仪器公司的一位负责人GeneFrantz将公司的成功归结于和客户之间建立了良好的关系。“我们倾听客户的需求，并满足他们的需求。”他说。

    这是一个不错的建议，不过对于半导体工业的成功来说，仅仅提供优秀的客户服务是远远不够的。ICInsights总裁BillMcClean表示，在一些公司停滞不前或者衰退的时候另外一些半导体公司却取得成功，这其中有很多原因。

    McClean和其他业内专家认为，成功的关键在于首先发现“混合”策略，例如拥有一项热门的新型芯片技术、产品外部销售和内部消化的平衡、有晶圆厂或者无晶圆厂运营以及利用区域力量等，然后彻底地实施你所钟爱的策略。“在半导体工业里通往成功有很多条不同的道路，”McClean说，“无论你选择哪条道路，你必须拿出自己的全部力量坚定不移地走下去。”

    半导体工业分工更加明确

    数年以来的缓慢增长、合并和技术创新共同成为改造半导体工业的重要因素。如今，由于成本提高和竞争加剧，半导体公司不能像以往那样为所有客户提供他们想要的所有产品。技术研究公司Gartner的半导体工业分析师RichardGordon说：“如今，那些成功的公司更倾向于集中精力在提供用于特定领域的关键设备上。”

    Gordon指出，此前的“五大”日本半导体厂商——NEC、日立、三菱、东芝和富士通——就是没有跟上时代变化的公司的典型。“即使如今，这些公司的产品线也依然相当宽广和分散，”Gordon说，“从2001年的半导体工业大衰退至今，他们已经丧失了大量的市场份额。”

    以NEC公司为例，根据ICInsights发布的数据，2005年该公司销售额下降14%。然而，NEC电子公司执行副总裁J.J.Yamaguchi仍然希望，半导体工业的持续繁荣将有助于促进公司种类极其广泛的芯片生产线的销售。

    “自从2001年大衰退以来美国经济的持续增长正在推动美国国内消费和公司IT支出的稳步增长，”Yamaguchi认为，“此外，中国和印度经济的快速增长以及发达国家经济的稳定增长正在扩展半导体工业的总市场容量。”

    不过，Gordon对那些坚持采用产品线极度宽广化营销策略的公司并不抱有太大的希望。“即使市场在增长，他们依旧在年复一年地丧失市场份额。”他说。

    专业化分工给那些有远见或者仅仅依靠运气而集中精力在热门技术上的公司带来了极其壮观的发展。例如，在活跃的微处理器市场，AMD公司的增长速度就远远超过了其竞争对手英特尔公司，后者的产品线更为宽广和分散。

2005年全球半导体公司销售额排行榜上排名第一的英特尔公司可能对于排名16的AMD有些瞧不起，不过不可否认的是，AMD公司的销售额大幅增长了48%，为行业之首。“AMD公司主要是一家微处理器公司，”McClean说，“半导体公司需要集中精力在其所擅长的一种或两种产品上。”