日志档案

发表于 2007-7-14 12:52:50

8

标签： 频率计  FPGA  

基于FPGA的简易数字频率计

pdf这个是频率计顶层文件图，这个程序的设计是引用《EDA技术实用教程》里面的频率计的设计。里面频率计的控制模块基本没什么改变。这本书中的显示和数据处理是用51总线进行控制的。但是我用了AVR单片机和其进行通信。

在数据接收上，采用中断法的串行数据接收。

 

系统分类: CPLD/FPGA   |   用户分类: FPGA   |   来源: 原创   |   【推荐给朋友】

    阅读(971)    回复(1)  

投一票您将和博主都有获奖机会！

  • piaoxue

    2008-4-15 21:40:57

    顶顶顶 能发给我吗！liyjian@163.com

标题
姓名  
主页
验证码：