rs485

1、RS-232-C

RS-232-C是美国电子工业协会EIA（Electronic Industry Association）制定的一种串行物理接口标准。RS是英文“推荐标准”的缩写，232为标识号，C表示修改次数。RS-232-C总线标准设有25条信号线，包括一个主通道和一个辅助通道。

在多数情况下主要使用主通道，对于一般双工通信，仅需几条信号线就可实现，如一条发送线、一条接收线及一条地线。

RS-232-C标准规定的数据传输速率为每秒50、75、100、150、300、600、1200、2400、4800、9600、19200波特。

RS-232-C标准规定，驱动器允许有2500pF的电容负载，通信距离将受此电容限制，例如，采用150pF/m的通信电缆时，最大通信距离为15m；若每米电缆的电容量减小，通信距离可以增加。传输距离短的另一原因是RS-232属单端信号传送，存在共地噪声和不能抑制共模干扰等问题，因此一般用于20m以内的通信。

2、RS-485

RS-485总线,在要求通信距离为几十米到上千米时，广泛采用RS-485 串行总线

RS-485采用平衡发送和差分接收，因此具有抑制共模干扰的能力。加上总线收发器具有高灵敏度，能检测低至200mV的电压，故传输信号能在千米以外得到恢复。

    RS-485采用半双工工作方式，任何时候只能有一点处于发送状态，因此，发送电路须由使能信号加以控制。

RS-485用于多点互连时非常方便，可以省掉许多信号线。应用RS-485                   可以联网构成分布式系统，其允许最多并联32台驱动器和32台接收器。

3、RS-422

RS422总线,RS485和RS422电路原理基本相同，都是以差动方式发送和接受，不需要数字地线。

差动工作是同速率条件下传输距离远的根本原因，这正是二者与RS232的根本区别，因为RS232是单端输入输出，双工工作时至少需要数字地线 。发送线和接受线三条线（异步传输），还可以加其它控制线完成同步等功能。

RS422通过两对双绞线可以全双工工作收发互不影响，而RS485只能半双工工作，发收不能同时进行，但它只需要一对双绞线。

RS422和RS485在19kpbs下能传输1200米。用新型收发器线路上可连接台设备。

RS-485现场总线的由来
在数据通信、计算机网络以及工业上的分布式控制系统中，经常需要采用串行通信来达到远程信息交换的目的。目前，有多种接口标准可用于串行通信，最常用的接口有RS-232、RS-422、RS-485RS232是最早的串行接口标准，在短距离、较低波特率串行通信中得到了广泛应用。其后发展起来的RS-422RS-485是平衡传送的电气标准，比起RS-232非平衡的传送方式在电气指标上有了大幅度的提高。但总的来说，RS-232、RS-422与RS-485最初都是由电子工业协会（EIA）制订并发布的，RS-232在1962年发布，命名为EIA-232-E，作为工业标准，以保证不同厂家产品之间的兼容。RS-422由RS-232发展而来，它是为弥补RS-232之不足而提出的。为改进RS-232通信距离短、速率低的缺点，RS-422定义了一种平衡通信接口，将传输速率提高到10Mb/s，传输距离延长到4000英尺（速率低于100kb/s时），并允许在一条平衡总线上连接最多10个接收器。RS-422是一种单机发送、多机接收的单向、平衡传输规范，被命名为TIA/EIA422-A标准。为扩展应用范围，EIA又于1983年在RS-422基础上制定了RS-485标准，增加了多点、双向通信能力，即允许多个发送器连接到同一条总线上，同时增加了发送器的驱动能力和冲突保护特性，扩展了总线共模范围，后命名为TIA/EIA-485-A标准。由于EIA提出的建议标准都是以“RS”作为前缀，所以在通讯工业领域，仍然习惯将上述标准以RS作前缀称谓。 RS-232、RS-422与RS-485标准只对接口的电气特性做出规定，而不涉及接插件、电缆或协议，在此基础上用户可以建立自己的高层通信协议。正因为RS-485的远距离、多节点（32个）、可以自行定义协议以及传输线成本低的特性，使得EIA RS-485成为工业应用中数据传输的首选标准。
二、RS-485串行接口标准
RS-485、RS-422与RS-232不一样，数据信号采用差分传输方式，也称作平衡传输，它使用一对双绞线，将其中一线定义为A，另一线定义为B，通常情况下，发送驱动器A、B之间的正电平在+2～+6V，是一个逻辑状态，负电平在-2～6V，是另一个逻辑状态。另有一个信号地C，在RS-485中还有一“使能”端，而在RS-422中这是可用可不用的。“使能”端是用于控制发送驱动器与传输线的切断与连接。当“使能”端起作用时，发送驱动器处于高阻状态，称作“第三态”，即它是有别于逻辑“1”与“0”的第三态。接收器也作与发送端相对的规定，收、发端通过平衡双绞线将AA与BB对应相连，当在收端AB之间有大于+200mV的电平时，输出正逻辑电平，小于-200mV时，输出负逻辑电平。接收器接收平衡线上的电平范围通200mV至6V之间。RS-485与RS-422的不同还在于其共模输出电压是不同的，RS-485是-7V至+12V之间，而RS-422在-7V至+7V之间，RS-485接收器最小输入阻抗为12k欧姆，而RS-422的接受器最小输入阻抗为4k欧姆；所以RS-485满足所有RS-422的规范，所以RS-485的驱动器可以用在RS-422网络中应用。 而RS-485与RS-422一样，其最大传输距离约为1219米，最大传输速率为10Mb/s。平衡双绞线的长度与传输速率成反比，在100kb/s速率以下，才可能使用规定最长的电缆长度。只有在很短的距离下才能获得最高速率传输。一般100米长双绞线最大传输速率仅为1Mb/s。
三、影响RS-485总线通讯速度和通信可靠性的因素
在通信电缆中的信号反射。在通信过程中，有两种信号因导致信号反射：阻抗不连续和阻抗不匹配。阻抗不连续，信号在传输线的过程中、或者在传输线的末端突然遇到电缆阻抗很小甚至没有，信号在这个地方就会引起反射。这种信号反射的原理，与光从一种媒质进入另一种媒质要引起反射是相似的。消除这种反射的方法，就必须在电缆的末端跨接一个与电缆的特性阻抗同样大小的终端电阻，使电缆的阻抗连续。由于信号在电缆上的传输是双向的，因此，在通讯电缆的另一端可跨接一个同样大小的终端电阻。所以RS-485需要2个终接电阻，其阻值要求等于传输电缆的特性阻抗。在矩距离传输时可不需终接电阻，即一般在300米以下不需终接电阻。终接电阻接在传输总线的两端。而且在一般情况下，在总线允许的范围内，带负载数越多，信号能传输的距离就越小；带负载数据少，信号能传输的距离就越远。

RS485主从式多机通讯协议 
一、数据传输协议
此协议定义了一个控制器能认识使用的消息结构,而不管它们是经过何种网络进行通信的。它描述了一控制器请求访问其它设备的过程，如何回应来自其它设备的请求，以及怎样侦测错误并记录。它制定了消息域格局和内容的公共格式。
此协议决定了每个控制器须要知道它们的设备地址，识别按地址发来的消息，决定要产生何种行动。如果需要回应，控制器将生成反馈信息按本协议发出。
1、数据在网络上转输
控制器通信使用主—从技术，即仅一设备（主设备）能初始化传输（查询）。其它设备（从设备）根据主设备查询提供的数据作出相应反应。
主设备可单独和从设备通信，也能以广播方式和所有从设备通信。如果单独通信，从设备返回一消息作为回应，如果是以广播方式查询的，则从设备不作任何回应。协议建立了主设备查询的格式：设备（或广播）地址、功能代码、所有要发送的数据、一错误检测域。
从设备回应消息也由协议构成，包括确认要行动的域、任何要返回的数据、和一错误检测域。如果在消息接收过程中发生一错误(无相应的功能码)，或从设备不能执行其命令，从设备将建立一错误消息并把它作为回应发送出去。
2、在对等类型网络上转输
在对等网络上，控制器使用对等技术通信，故任何控制都能初始和其它控制器的通信。这样在单独的通信过程中，控制器既可作为主设备也可作为从设备。
在消息位，本协议仍提供了主—从原则，尽管网络通信方法是“对等”。如果一控制器发送一消息，它只是作为主设备，并期望从设备得到回应。同样，当控制器接收到一消息，它将建立一从设备回应格式并返回给发送的控制器。
3、查询—回应周期

（1）查询
查询消息中的功能代码告之被选中的从设备要执行何种功能。数据段包含了从设备要执行功能的任何附加信息。错误检测域为从设备提供了一种验证消息内容是否正确的方法。
（2）回应
如果从设备产生一正常的回应，在回应消息中的功能代码是在查询消息中的功能代码的回应。数据段包括了从设备收集的数据。如果有错误发生，功能代码将被修改以用于指出回应消息是错误的，同时数据段包含了描述此错误信息的代码。错误检测域允许主设备确认消息内容是否可用。
二、传输方式
控制器能设置传输模式为RS485串行传输，通信参数为9600，n，8,1。在配置每个控制器的时候，在一个网络上的所有设备都必须选择相同的串口参数。
地址 功能代码 数据数量 数据1 ...…. 数据n CRC字节
每个字节的位
· 1个起始位 
· 8个数据位，最小的有效位先发送 
· 1个停止位 
错误检测域
· CRC(循环冗余码校验) 
三、消息帧
1．帧格式
传输设备将消息转为有起点和终点的帧，这就允许接收的设备在消息起始处开始工作，读地址分配信息，判断哪一个设备被选中（广播方式则传给所有设备），判知何时信息已完成。错误消息也能侦测到并能返回结果。
消息发送至少要以10ms 时间的停顿间隔开始。传输的第一个域是设备地址。网络设备不断侦测网络总线，包括停顿间隔时间内。当第一个域（地址域）接收到，每个设备都进行解码以判断是否发往自己的。在最后一个传输字符之后，一个至少10ms 时间的停顿标定了消息的结束。一个新的消息可在此停顿后开始。
整个消息帧必须作为一连续的流转输。如果在帧完成之前有超过5ms时间的停顿时间，接收设备将刷新不完整的消息并假定下一字节是一个新消息的地址域。同样地，如果一个新消息在小于5ms的时间内接着前个消息开始，接收的设备将认为它是前一消息的延续。这将导致一个错误，因为在最后的CRC域的值不可能是正确的。一典型的消息帧如下所示：
起始间隔 设备地址 功能代码 数据数量及数据 CRC校验 结束
2、地址域
消息帧的地址域包含一个字符8Bit。可能的从设备地址是0...247 (十进制)。单个设备的地址范围是1...247。主设备通过将要联络的从设备的地址放入消息中的地址域来选通从设备。当从设备发送回应消息时，也把自己的地址放入回应的地址域中，以便主设备知道是哪一个设备作出回应。
地址0是用作广播地址，以使所有的从设备都能认识。
3、如何处理功能域
消息帧中的功能代码域包含了一个字符8Bits。可能的代码范围是十进制的1...255。当然，有些代码是适用于所有控制器，有此是应用于某种控制器，还有些保留以备后用。
当消息从主设备发往从设备时，功能代码域将告之从设备需要执行哪些行为。例如去读取当前检测参量的值或开关状态，读从设备的诊断状态，允许调入、记录、校验在从设备中的程序等。
当从设备回应时，它使用功能代码域来指示是正常回应(无误)还是有某种错误发生（称作异议回应）。对正常回应，从设备仅回应相应的功能代码。对异议回应，从设备返回一等同于正常代码的代码，但功能代码的最高位为逻辑1。
例如：一从主设备发往从设备的消息要求读一组保持寄存器，将产生如下功能代码：
0 0 0 0 0 0 1 1 （十六进制03H） 
对正常回应，从设备仅回应同样的功能代码。对异议回应，它返回： 
1 0 0 0 0 0 1 1 （十六进制83H） 
除功能代码因异议错误作了修改外，从设备将一独特的代码放到回应消息的数据域中，这能告诉主设备发生了什么错误。 
主设备应对程序得到异议的回应后，典型的处理过程是重发消息，或者诊断发给从设备的消息并报告给操作员。 
4、数据域 
从主设备发给从设备消息的数据域包含附加的信息：从设备用于进行执行由功能代码所定义的行为所必须的数据。
如果没有错误发生，从设备返回的数据域包含请求的数据。如果有错误发生，此域包含一异议代码，主设备应用程序可以用来判断采取下一步行动。 
在某种消息中数据域可以是0长度。例如，主设备要求从设备回应通信事件记录，从设备回应不需任何附加的信息。
数据域最长为70字节。
5、错误检测域 
错误检测域包含一字节8Bits。错误检测域的内容是通过对消息内容进行循环冗长检测方法得出的。CRC域附加在消息的最后，故CRC字节是发送消息的最后一个字节。 
四、错误检测方法 
1、超时检测
用户要给主设备配置一预先定义的超时时间间隔，这个时间间隔要足够长，以使任何从设备都能作为正常反应。如果从设备检测到一传输错误，消息将不会接收，也不会向主设备作出回应。这样超时事件将触发主设备来处理错误。发往不存在的从设备的地址也会产生超时。 
2、CRC检测 
CRC域是一个字节，检测了整个消息的内容。它由传输设备计算后加入到消息中。接收设备重新计算收到消息的CRC，并与接收到的CRC域中的值比较，如果两值不同，则有误，从设备对本消息不作回应。 
通讯网络只设有一个主机，所有通信都由他发起。网络可支持254个之多的远程从属控制器，但实际所支持的从机数要由所用通信设备决定。 

点击此处查看原文 >>

系统分类: 接口电路   |    用户分类: 无分类    |    来源: 无分类

信号匹配电路的例子

2.3.1 驱动匹配器件选择

VXI总线是在VME总线上发展起来的，VME总线规范对信号驱动进行了详细的规定，推荐了相关器件。由于VME总线规范提出较早，推荐的器件受当时电子元件发展水平的制约，主要是74LS系列、74F系列、74ALS系列和74S系列芯片。现代电子

图2-2  TI公司的逻辑器件生产历史过程

水平不断发展，很多公司都开发了许多性能更好的产品，图2-2是德州仪器公司（Texas Instruments,简称TI）的逻辑器件生产历史过程，从图中可以看出VME规范推荐的器件逐渐步入停产阶段。这是因为现代电子产品对器件的静态功耗、处理速度、芯片体积和稳定性的要求越来越高，随着器件生产技术不断革新，原来的部分器件也不能满足这种要求。比如74F系列器件，驱动能力强，处理速度也比较快，但是静态功耗较大，在电路静态调试过程中由于干扰信号的影响，容易出现输出电平停留在1.8V左右的死锁现象，死锁时间过长，会烧毁器件。而现在的74LVT、74ABT和74LVC等新系列器件在内部设计了施密特触发器，能克服这种缺点，同时功耗更小、成本较低、能提供较大的驱动电流、具有较高的响应速度和较强的电平兼容能力。表2-2是几种逻辑器件的性能比较表。

从表中可以看出新型器件的性能优势。由于FPGA芯片XC2VP30的I/O引脚兼容LVTTL电平，而VXI背板总线为TTL电平。表2-2中可以看出，ABT系列器件和LVT系列器件配合可以实现驱动和匹配功能。选取具有方向控制的8路并行双向驱动缓冲器74ABT245和74LVT4245来实现驱动和电平匹配功能。74LVT4245采用5V和3.3V双电源供电，其输入信号兼容LVTTL和TTL电平，输出为LVTTL电平。74ABT245，用5V单电源供电，输入信号兼容LVTTL和TTL电平，输出为TTL电平。两个器件的I_OL（max）均为64MA，二者的技术指标符合设计要求。

表2-2  TI公司的逻辑器件性能比较表

芯片引脚如图2-3所示：EN为芯片使能信号输入引脚，该脚接低电平时芯片处于工作状态。DIR为方向控制引脚，当EN为低电平时，如果DIR为高电平，引脚A0至A7上的信号传向B0至B7；如果DIR输入为低电平，引脚B0至B7上的信号传向A0至A7。74LVT4245的VCA接5V直流电源，VCB接3.3V直流电源

图2-3 芯片引脚图

2.3.2 驱动匹配电路的实现

由于VXI背板总线与FPGA芯片之间有双向信号，如D00-D31；也有单向信号，如DS0*, DS1*, A01－A31， LWORD*， BR0－BR3*, BBSY*, IRQ1－IRQ7*,DTACK*等，VXI背板总线与FPGA芯片间的驱动匹配电路的原理框图如图2-4所示：

?        从VXI背板总线到FPGA芯片的单向信号用一片74LVT4245实现从TTL到LVTTL的电平转换匹配功能；

?        从FPGA芯片到VXI背板总线的单向信号包括需要OC驱动的信号和不需要OC驱动的信号，对不需要OC驱动的信号只用一片74ABT245实现从LVTTL到TTL的电平转换匹配功能，并满足了背板驱动的要求，减少了器件数目，降低了成本；对需要OC驱动的信号，在74ABT245和VXI背板总线之间再加一个74F38作OC驱动，满足信号线与连接的要求。

?        VXI背板总线和FPGA芯片I/O引脚间的双向信号用一片74ABT245和一片74LVT4245串接实现电平转换和背板驱动的功能。

图2-4 VXI总线与FPGA芯片间的驱动匹配原理框图

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类: 无分类    |    来源: 无分类

磁珠的作用

磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰,还具有吸收静电脉冲的能力。
磁珠是用来吸收超高频信号,象一些RF电路,PLL,振荡电路,含超高频存储器电路（DDR SDRAM,RAMBUS等）都需要在电源输入部分加磁珠,而电感是一种蓄能元件,用在LC振荡电路,中低频的滤波电路等,其应用频率范围很少超过错50MHZ。

磁珠的功能主要是消除存在于传输线结构（电路）中的RF噪声,RF能量是叠加在直流传输电平上的交流正弦波成分,直流成分是需要的有用信号,而射频RF能量却是无用的电磁干扰沿着线路传输和辐射（EMI）。要消除这些不需要的信号能量,使用片式磁珠扮演高频电阻的角色（衰减器）,该器件允许直流信号通过,而滤除交流信号。通常高频信号为30MHz以上,然而,低频信号也会受到片式磁珠的影响。
片式磁珠由软磁铁氧体材料组成,构成高体积电阻率的独石结构。涡流损耗同铁氧体材料的电阻率成反比。涡流损耗随信号频率的平方成正比。 使用片式磁珠的好处： 小型化和轻量化 在射频噪声频率范围内具有高阻抗,消除传输线中的电磁干扰。 闭合磁路结构,更好地消除信号的串绕。 极好的磁屏蔽结构。 降低直流电阻,以免对有用信号产生过大的衰减。 显著的高频特性和阻抗特性（更好的消除RF能量）。 在高频放大电路中消除寄生振荡。 有效的工作在几个MHz到几百MHz的频率范围内。
要正确的选择磁珠,必须注意以下几点：
1、不需要的信号的频率范围为多少;
2、噪声源是谁;
3、需要多大的噪声衰减;
4、环境条件是什么（温度,直流电压,结构强度）;
5、电路和负载阻抗是多少;
6、是否有空间在PCB板上放置磁珠;
前三条通过观察厂家提供的阻抗频率曲线就可以判断。在阻抗曲线中三条曲线都非常重要,即电阻,感抗和总阻抗。总阻抗通过ZR22πfL()2+:=fL来描述。通过这一曲线,选择在希望衰减噪声的频率范围内具有最大阻抗而在低频和直流下信号衰减尽量小的磁珠型号。 片式磁珠在过大的直流电压下,阻抗特性会受到影响,另外,如果工作温升过高,或者外部磁场过大,磁珠的阻抗都会受到不利的影响。 使用片式磁珠和片式电感的原因： 是使用片式磁珠还是片式电感主要还在于应用。在谐振电路中需要使用片式电感。而需要消除不需要的EMI噪声时,使用片式磁珠是最佳的选择。 片式磁珠和片式电感的应用场合：
片式电感： 射频（RF）和无线通讯,信息技术设备,雷达检波器,汽车,蜂窝电话,寻呼机,音频设备,PDAs（个人数字助理）,无线遥控系统以及低压供电模块等。
片式磁珠： 时钟发生电路,模拟电路和数字电路之间的滤波,I/O输入/输出内部连接器（比如串口,并口,键盘,鼠标,长途电信,本地局域网）,射频（RF）电路和易受干扰的逻辑设备之间,供电电路中滤除高频传导干扰,计算机,打印机,录像机（VCRS）,电视系统和手提电话中的EMI噪声抑止。
电子PCB



磁珠由氧磁体组成，电感由磁心和线圈组成，磁珠把交流信号转化为热能，电感把交流存储起来，缓慢的释放出去。磁珠对高频信号才有较大阻碍作用，一般规格有100欧/100MHZ ,它在低频时电阻比电感小得多。电感的等效电阻可有Z=2X3.14xf 来求得。铁氧体磁珠 (Ferrite Bead) 是目前应用发展很快的一种抗干扰元件，廉价、易用，滤除高频噪声效果显著。在电路中只要导线穿过它即可（我用的都是象普通电阻模样的，导线已穿过并胶合，也有表面贴装的形式，但很少见到卖的）。当导线中电流穿过时，铁氧体对低频电流几乎没有什么阻抗，而对较高频率的电流会产生较大衰减作用。高频电流在其中以热量形式散发，其等效电路为一个电感和一个电阻串联，两个元件的值都与磁珠的长度成比例。

磁珠种类很多，制造商应提供技术指标说明，特别是磁珠的阻抗与频率关系的曲线。

有的磁珠上有多个孔洞，用导线穿过可增加元件阻抗（穿过磁珠次数的平方），不过在高频时所增加的抑制噪声能力不可能如预期的多，而用多串联几个磁珠的办法会好些。

铁氧体是磁性材料，会因通过电流过大而产生磁饱和，导磁率急剧下降。大电流滤波应采用结构上专门设计的磁珠，还要注意其散热措施。

铁氧体磁珠不仅可用于电源电路中滤除高频噪声（可用于直流和交流输出），还可广泛应用于其他电路，其体积可以做得很小。特别是在数字电路中，由于脉冲信号含有频率很高的高次谐波，也是电路高频辐射的主要根源，所以可在这种场合发挥磁珠的作用。

铁氧体磁珠还广泛应用于信号电缆的噪声滤除。以常用于电源滤波的HH-1H3216-500为例，其型号各字段含义依次为： HH 是其一个系列，主要用于电源滤波，用于信号线是HB系列； 1 表示一个元件封装了一个磁珠，若为4则是并排封装四个的； H 表示组成物质，H、C、M为中频应用（50－200MHz）， T低频应用（<50MHz），S高频应用（>200MHz）； 3216 封装尺寸，长3.2mm，宽1.6mm，即1206封装； 500 阻抗（一般为100MHz时），50 ohm。

点击此处查看原文 >>

系统分类: 自由话题   |    用户分类: 无分类    |    来源: 无分类

CPLD-FPGA区别

******FPGA基于SRAM的架构，集成度高，以LE（包括查找表、触发器及其他）为基本单元，有内嵌

Memory、DSP等，支持IO标准丰富。具有易挥发性，需要有上电加载过程。在实现复杂算法、队列调度、

数据处理、高性能设计、大容量缓存设计等领域中有广泛应用，如Altera Stratix系列。
******CPLD基于EEPROM工艺，集成度低，以MicroCell（包括组合部分与寄存器）为基本单元。具有非挥

发特性，可以重复写入。在粘合逻辑、地址译码、简单控制、FPGA加载等设计中有广泛应用，如Altera

MAX3000A系列。
********详细比较:尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差

异,具有各自的特点
①CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰

富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。
②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延

迟的不可预测性。

③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要

通过改变内部连线的布线来编程;FP GA可在逻辑门下编程,而CPLD是在逻辑块下编程。

④FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。

⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单

。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。

⑥CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布

式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。

⑦在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程

信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息

在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可

在工作中快速编程,从而实现板级和系统级的动态配置。

⑧CPLD保密性好,FPGA保密性差。

⑨一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。
参考资料：http://www.cedn.cn/Article/ShowArticle.asp?ArticleID=1312

点击此处查看原文 >>

系统分类: CPLD/FPGA   |    用户分类: 无分类    |    来源: 无分类

全球排名前50名的IC设计book

大家一起来下载"全球排名前50名的IC设计book"

大家一起齐心协心一块下载"全球排名前50名的IC设计book"

发起目的：

        节省需要这些书的朋友的�