标签：
无标签
5.3.2.2 末端端接
(1)针对上面daisy-chain/multi-drop拓扑结构中出现的台阶现象，可以考虑使用末端端接，这时候，线路上各点都是一个延迟的样本。
(2)交换机设计中，MAC和PHY之间的MDC/MDIO也是daisy-chain/multi-drop的拓扑结构，这时，多个PHY在物理上不可能都放置在线路的末端，时钟信号MDC应该采用末端端接。MAC：BCM5645；PHY：BCM5421s，BCM5248U ；MDC：12.5MHz；length：23000mil
从仿真结果可以看出，尽管有些过冲，但时钟的边沿还是单调的。注意，在这个仿真的例子中，线路的阻抗等于82ohm，实际板子上的阻抗可能为50ohm，那么需要从新选取端接的阻值，有时候，可能找不到一个合适的解。
5.4 Tee/star
B1 Star
分支表现出明显的振铃。
B2 Tee型结构+长分支
B3 Tee结构+短分支
如前所述，可以通过将两个分支的阻抗增大为原来的2倍，并进行末端端接，可以得到较好的信号质量。[24]
仿真显示，末端端接不能满幅值驱动，可以考虑采用thevenin端接来改善信号质量。
系统分类:
PCB | 用户分类:
高速数字设计 | 来源:
原创 | 【推荐给朋友】 | 【添加到收藏夹】