zh-cnGoodspeed Rss20Sun, 12 Oct 2008 12:35:23 GMTTue, 09 Sep 2008 21:45:52 GMThttp://blog.ednchina.com/liyinghan/159020/message.aspx5.4 Tee/starB1 Star 分支表现出明显的振铃 B2 Tee型结构+长分支 B3 Tee结构+短分支 如前所述，可以通过将两个分支的阻抗增大为原来的2倍，并进行末端端接，可以得到较好的信号质量。[24] 仿真显示，末端端接不能满幅值驱动，可以考虑采用thevenin端http://blog.ednchina.com/liyinghan/159020/message.aspxliyinghanTue, 12 Aug 2008 21:41:18 GMThttp://blog.ednchina.com/liyinghan/145327/message.aspx5.3.2.2 末端端接 (1)针对上面daisy-chain/multi-drop拓扑结构中出现的台阶现象，可以考虑使用末端端接，这时候，线路上各点都是一个延迟的样本。 (2)交换机设计中，MAC和PHY之间的MDC/MDIO也是daisy-chain/multi-drop的拓扑结构，这时，多个http://blog.ednchina.com/liyinghan/145327/message.aspxliyinghanMon, 28 Jul 2008 21:29:48 GMThttp://blog.ednchina.com/liyinghan/140599/message.aspx5.3 daisy-chain/multi-drop Daisy-chain/multi-drop的拓扑结构多出现在多负载的情况下，比如，一个时钟信号驱动多个负载，地址线驱动多个负载等。在数据线上，也会遇到这种拓扑，但由于数据线是双向的，所以更为复杂一些，这种情况放到后面讨论。5.3.1 daisyhttp://blog.ednchina.com/liyinghan/140599/message.aspxliyinghanWed, 16 Jul 2008 21:04:40 GMThttp://blog.ednchina.com/liyinghan/135102/message.aspx5.2.3 仿真5.2.3.1 uni-direction Point-point 略。5.2.3.2 bi-direction Point-point(1)PCI: Freescale MPC8247的PCI interface与Broadcom BCM5645 PCI互联，2in走线，33MHzhttp://blog.ednchina.com/liyinghan/135102/message.aspxliyinghanMon, 14 Jul 2008 20:21:13 GMThttp://blog.ednchina.com/liyinghan/134329/message.aspx4 总线的topology结构 常见的topology结构主要有以下几种：point-to-point, daisy-chain, star, Tee, multi-drop. multi-drop和daisy-chain类似，也可以看成一种。在这些拓扑结构中，总线的类型有分为uni-directihttp://blog.ednchina.com/liyinghan/134329/message.aspxliyinghanTue, 08 Jul 2008 21:37:10 GMThttp://blog.ednchina.com/liyinghan/132691/message.aspx2.4 二极管端接 2.4.1 二极管端接的原理 二极管的偏置电压是Vt，二极管工作在反向偏置的状态，仅有极少量的漏电流流过。因此没有静态功耗。当负载处的电压Vin>Vdd+Vt时，二极管正向偏置，线路上的电压被钳为在V=Vdd+Vt。同理，当电压下降到VSS-Vt的时候（一个负的下冲），下边http://blog.ednchina.com/liyinghan/132691/message.aspxliyinghanMon, 07 Jul 2008 21:55:43 GMThttp://blog.ednchina.com/liyinghan/132320/message.aspx2.2.2 源端端接的上升时间 从线路上任何一点向源端看去，驱动阻抗都是Z0；当驱动容性负载的时候，得到的响应看起来像个RC滤波器。时间常数t=Z0C；上升时间Tr=2.2倍时间常数=2.2Z0C。对比末端端接时的上升时间Tr=2.2t=1.1CZ0，源端端接的上升时间是末端端接电路的2倍。2.2.http://blog.ednchina.com/liyinghan/132320/message.aspxliyinghanWed, 02 Jul 2008 20:34:17 GMThttp://blog.ednchina.com/liyinghan/130571/message.aspx2.1.4 末端端接的其他拓扑结构分叉结构的拓扑。无论端接放在什么地方，都不能很好的完成端接，来自驱动器的信号仍然在A点反射。可以通过控制线路阻抗完成端接，实际中很少使用这种技术，因为在一块板上制作阻抗变化非常大的线是十分困难的。 2.1.5 末端端接电阻的位置[16] 末端端接最好放在最后一个驱动http://blog.ednchina.com/liyinghan/130571/message.aspxliyinghanMon, 30 Jun 2008 21:17:06 GMThttp://blog.ednchina.com/liyinghan/129952/message.aspx2 端接的策略2.1 末端端接 2.1.1末端端接的特点 根据电缆末端电压的函数，可以得到末端端接的特性 (1)驱动波形以满幅度沿着整个电缆的路径传播 (2)所有的反射都被末端的端接电阻衰减 (3)接收到的电压等于传输电压 2.1.2末端端接的上升时间考虑末端端接对上升时间的影响频率响应模型：分子是http://blog.ednchina.com/liyinghan/129952/message.aspxliyinghanThu, 26 Jun 2008 21:14:47 GMThttp://blog.ednchina.com/liyinghan/128647/message.aspx1. 端接根据传输线上负载端信号的求和公式，如果阻抗与传输线的阻抗不匹配，将发生发射，干扰信号的接受，因此，对于不匹配的传输线，需要端接。如果线路很短的话，相当于H(w)=1，那么S=A(w)T(w)/(1-R1(w)R2(w))=ZL/Zs+ZL，得到的结果是只有Zs和ZL，而没有传输线的阻抗，也http://blog.ednchina.com/liyinghan/128647/message.aspxliyinghanMon, 23 Jun 2008 21:54:29 GMThttp://blog.ednchina.com/liyinghan/127719/message.aspxAppendix3 芯片级传输线和PCB传输线[7]（1） RC网络。下图的RC网络由20ohm电阻和0.5pf电容构成，RC构成了一个低通滤波器。每当信号通过这个滤波器的时候，都会发生相位的变化；并且，由于电阻的存在，会产生一定的电压降。 （2） LC网络。LC网络与RC不同，施加在上面的信号尽http://blog.ednchina.com/liyinghan/127719/message.aspxliyinghanTue, 17 Jun 2008 22:36:25 GMThttp://blog.ednchina.com/liyinghan/125693/message.aspx6.4 PCB走线的直角很多布线指导都要求不要使用直角走线，因为直角的走线带来了2个影响：直角处过量的电容，以及微小的延迟。过量的电容是由于直角处比正常走线大的缘故。此外阻抗不连续会产生EMI问题。但是，这是一种似是而非的观点。直角走线所产生的延迟的模型是：L = 12.0 pH C = 0.021http://blog.ednchina.com/liyinghan/125693/message.aspxliyinghanThu, 12 Jun 2008 22:27:44 GMThttp://blog.ednchina.com/liyinghan/124673/message.aspx6.3 走线弯曲走线弯曲对信号完整性和时序都会产生影响，最好不要弯曲走线。 但是，有时候为了进行时序方面的匹配，某些走线却必须要弯曲才行。如果布局的资源有限，且设计对走线长度的相对误差有要求时，就不可避免的要弯曲走线，如PCI的时钟，DDR和SDRAM的布线。 如果需要弯曲走线，请遵照下列方法[4http://blog.ednchina.com/liyinghan/124673/message.aspxliyinghanWed, 11 Jun 2008 20:31:06 GMThttp://blog.ednchina.com/liyinghan/124370/message.aspx6 非理想互联的问题 6.1 介质的直流损耗[1][4]有耗和无耗介质的重要区别有2个：一是均匀的平面波在两种介质中传播的速度不同；二是有耗媒质的固有阻抗具有非零的相角，这样就导致每个行波的电场和磁场在时域中相位相差一个固有的相角。 6.1.1 介电损耗的基本原理当时变电场加到一种材料上的时候，材料http://blog.ednchina.com/liyinghan/124370/message.aspxliyinghanTue, 10 Jun 2008 21:51:36 GMThttp://blog.ednchina.com/liyinghan/124042/message.aspx5.3 上升时间对反射的影响[2][4] 如果输入信号的上升时间很慢，则混合的部分将会错开，结果则不会出现任何的振铃或过冲。只有当上升时间与往返的延迟相当（或小于）的时候，才会有可能发生振铃和过冲。[4]里面谈到（page28），当上升时间小于2倍传输线的延迟（就是往返时间）的时候，上升时间就会对波http://blog.ednchina.com/liyinghan/124042/message.aspxliyinghanThu, 05 Jun 2008 21:02:56 GMThttp://blog.ednchina.com/liyinghan/123093/message.aspx4 改善传输线的信号完整性 从前面的推导我们可以看出，在接收端的波形是多次反射和衰减之后的结果。这就有可能使接收波形发生严重的畸变从而不满足数字电路接收端的标准；同时，多次反射造成了比较严重的EMI问题，这方面的分析可以参考傅立叶变换的内容。总之，我们要改善信号完整性。为了确保在不同的频率下得到平坦http://blog.ednchina.com/liyinghan/123093/message.aspxliyinghanWed, 04 Jun 2008 21:25:15 GMThttp://blog.ednchina.com/liyinghan/122719/message.aspx3 传输线上的信号完整性 从前面的推导可以知道，如果负载和传输线的特性阻抗不相等，反射系数就不为0，线路上就存在着反射电压；同样，把电压源的内阻看成是负载的话，如果不与传输线的特性阻抗相等，也存在着反射电压。很明显，这时候得到的一定不是理想波形。线路上的非理想的电压波形到底会不会对接受产生影响，这是http://blog.ednchina.com/liyinghan/122719/message.aspxliyinghanTue, 03 Jun 2008 21:26:59 GMThttp://blog.ednchina.com/liyinghan/122395/message.aspx[2]如果有损耗，信号通过传输线就会产生衰减和畸变，幅度和相位都要变化。距离电缆起点X的点上的信号衰减、相移和频率的关系由下式表示： 对于频率1GHz以下的电缆，有把握假设G=0，上式变为： 把这个表达式表示为实部和虚部的形式： 实部控制衰减，虚部控制相移。由于导线串联电阻的影响，特性阻抗变为： http://blog.ednchina.com/liyinghan/122395/message.aspxliyinghanThu, 29 May 2008 22:11:51 GMThttp://blog.ednchina.com/liyinghan/120048/message.aspx2.2.4 有损耗传输线(非理想传输线)的方程[1.1]我们已经知道了这种情况下传输线的模型。传输线的方程变为方程的解是： 其中， 特性阻抗和传播函数明显就与理想传输线的情况有所不同。 非理想传输线特性阻抗的推导 传输线的模型： 有了理想传输线和非理想传输线的方程以及相应情况下的特性http://blog.ednchina.com/liyinghan/120048/message.aspxliyinghanWed, 28 May 2008 20:13:18 GMThttp://blog.ednchina.com/liyinghan/119588/message.aspx2.2.2理想传输线的频域方程[1.1]频域方程是把电压源考虑成一个随频率变化的信号Vs(t)=Vscos(wt)，那么，V和I可以表示成把4.82带入4.3，得到 再变为二阶非耦合的形式， 这个方程组的解是： 同样的， 以上的求解过程都得到理想传输线的阻抗，即，Z=sqrt（L/C）。那http://blog.ednchina.com/liyinghan/119588/message.aspxliyinghan