日志档案

发表于 2007-11-7 15:27:17

0

标签： 无标签

时序不满足

    对于时序不满足这种情况，多数还是在逻辑中找原因。我用了全局时钟，而不是用分频器产生的时钟，上面那个警告就自然消失了。也许有更好的办法，这可能只是最笨的一种办法了。呵呵，用了不少的资源。
    还要多学习，多实践。

系统分类: CPLD/FPGA   |   用户分类: 无分类   |   来源: 无分类   |   【推荐给朋友】

    阅读(373)    回复(0)  

投一票您将和博主都有获奖机会！