最新日志

发表于:2008-5-2 1:11:24
标签:HDLC  数据链路  

0

HDLC介绍

        一.特点与格式
  面向比特的协议中最有代表性的是IBM的同步数据链路控制规程SDLC(Synchronous Data Link Control),国际标准化组织ISO (International Standards Organization)的高级数据链路控制规程HDLC(High Level Data Link Control),美国国家标准协会(American National Standar ds Institute )的先进数据通信规程ADCCP ( Advanced Data Communications Control Procedure)。这些协议的特点是所传输的一帧数据可以是任意位,而且它是靠约定的位组合模式,而不是靠特定字符来标志帧的开始和结束,故称"面向比特"的协议。

  二.帧信息的分段

  SDLC/HDLC的一帧信息包括以下几个场(Field),所有场都是从最低有效位开始传送。
  1. SDLC/HDLC标志字符
  SDLC/HDLC协议规定,所有信息传输必须以一个标志字符开始,且以同一个字符结束。这个标志字符是01111110,称标志场(F)。从开始标志到结束标志之间构成一个完整的信息单位,称为一帧(Frame)。所有的信息是以帧的形式传输的,而标志字符提供了每一帧的边界。接收端可以通过搜索"01111110"来探知帧的开头和结束,以此建立帧同步。
  2.地址场和控制场
  在标志场之后,可以有一个地址场A(Address)和一个控制场C(Contro1)。地址场用来规定与之通信的次站的地址。控制场可规定若干个命令。SDLC规定A场和C场的宽度为8位。HDLC则允许A场可为任意长度,C场为8位或16位。接收方必须检查每个地址字节的第一位,如果为"0",则后边跟着另一个地址字节;若为"1",则该字节就是最后一个地址字节。同理,如果控制场第一个字节的第一位为"0",则还有第二个控制场字节,否则就只有一个字节。
  3.信息场
  跟在控制场之后的是信息场I(Information)。I场包含有要传送的数据,亦成为数据场。并不是每一帧都必须有信息场。即信息场可以为0,当它为0时,则这一帧主要是控制命令。
  4.帧校验场
  紧跟在信息场之后的是两字节的帧校验场,帧校验场称为FC(Frame Check)场, 校验序列FCS(Frame check Sequence)。SDLC/HDLC均采用16位循环冗余校验码CRC (Cyclic Redundancy Code),其生成多项式为CCITT多项式X^16+X^12+X^5+1。除了标志场和自动插入的"0"位外,所有的信息都参加CRC计算。 CRC的编码器在发送码组时为每一码组加入冗余的监督码位。接收时译码器可对在纠错范围内的错码进行纠正,对在校错范围内的错码进行校验,但不能纠正。超出校、纠错范围之外的多位错误将不可能被校验发现 。

  三.实际应用时的两个技术问题

   1."0"位插入/删除技术
   如上所述,SDLC/HDLC协议规定以01111110为标志字节,但在信息场中也完全有可能有同一种模式的字符,为了把它与标志区分开来,所以采取了"0"位插入和删除技术。具体作法是发送端在发送所有信息(除标志字节外)时,只要遇到连续5个"1",就自动插入一个"0"当接收端在接收数据时(除标志字节)如果连续接收到5个"1",就自动将其后的一个"0"删除,以恢复信息的原有形式。这种"0"位的插入和删除过程是由硬件自动完成的,比上述面向字符的"数据透明"容易实现。
   2. SDLC/HDLC异常结束
   若在发送过程中出现错误,则SDLC/HDLC协议用异常结束(Abort)字符,或称失效序列使本帧作废。在HDLC规程中7个连续的"1"被作为失效字符,而在SDLC中失效字符是8个连续的"1"。当然在失效序列中不使用"0"位插入/删除技术。
   SDLC/HDLC协议规定,在一帧之内不允许出现数据间隔。在两帧信息之间,发送器可以连续输出标志字符序列,也可以输出连续的高电平,它被称为空闲(Idle)信号。

点击此处查看原文 >>

系统分类: 通信网络   |    用户分类:    |    来源: 无分类

评论(0) | 阅读(183)
发表于:2008-4-28 22:42:07
标签:无标签

0

现有成熟IP,欢迎咨询

序号

IP名称

功能描述

1

增强型SPARC IU

32SPARC V8处理器,可配置

2

FPU

64位双精度浮点单元,符合IEEE754标准

3

DSU

在线调试单元,现在支持UART/Ethernet调试

4

IRQ

一级中断控制器

5

IRQ2

二级中断控制器

6

memctrl

8/16/32PROM/SRAM/SDRAM控制器

7

sdctrl

PC133 SDRAM控制器

8

ddrctrl

8/16/32/64DDR控制器

9

ahbctrl

AHB总线控制器

10

ahb2apb

AHBAPB

11

PCITARGET

32 target-only PCI接口

12

PCIDMA

DMA控制器

13

PCIMTF

32PCImaster/target接口,local bus采用amba

14

Pci32

32 PCI target接口,通用local bus

15

uart

普通uart

16

Uart16550

amba接口、兼容16550uart

17

HDLC_c

商用HDLC数据链路层处理IP

18

HDLC_o

实验用HDLC数据链路层处理IP

19

Can2.0

ahb接口的can 2.0 MAC

20

AHBJTAG

JTAG/AHB调试接口

21

SPI

SPI主从控制器

22

GPIO

通用可编程IO

23

PS2_keyboard

通用键盘接口(双向)

24

VGA_Ctrl

VGA控制器

25

Ethernet

10/100Mbit Ethernet MAC AHB接口

26

Ethernet_ver

增强型opencores Ethernet MAC

27

1553B BC

增强型1553B主,1M/10M可配置

28

1553B RT

增强型1553B从,1M/10M可配置

29

1553B RM

增强型1553B监控,1M/10M可配置

30

MC8051

8051 IP

31

SRAM_Model

SRAM仿真模型

32

Sdram_Model

Micron SDRAM仿真模型

33

DDR_Model

Micron DDR仿真模型

34

ZBT SSRAM

Cypress ZBT SSRAM仿真模型

35

AHBMSTEM

AHB master仿真模型

36

AHBSLVEM

AHB Slave仿真模型

点击此处查看原文 >>

系统分类: 商务交流   |    用户分类:    |    来源: 原创

评论(0) | 阅读(77)
总共 , 当前 /