博主：olivernie
+加为好友
+发送站内短信
+我的博客精华
欢迎来到Oliver的Blog...
Welcome to Oliver's Blog...
ASIC DESIGN （18）
LIFE （1）
2008年份 （7）
2007年份 （14）
· nc-verilog在batch mode下保存仿真波形
· [转帖]Ncverilog 常用命令使用详解
· 使用VNC远程访问Linux工作站
· 上海地区国内IC设计企业的详细名单和联系方式（转帖）
· Verilog中关于系统任务$random
更多>>
· 长见识。800元一斤，算是便宜那帮zhengfu人员了。 2…
· 如何在异步复位信号的根部进行总体同步？
· 一般的编程规范要求，一行只能定义一个 信号。呵呵…
· 这个问题我也发现了，改了很多次，sourceinsight的正…
· 您好，下载试用了您修改后的CLF文件，感谢您的辛…
·riple
·IC设计
日志总数：21 篇
评论数量：18
访问次数：15943