博主:olivernie
+加为好友
+发送站内短信
+我的博客精华
+我的推荐文章
欢迎来到YUGUO的Blog...
Welcome to YUGUO's Blog...
ASIC DESIGN (40)
LIFE (1)
2009年份 (6)
2008年份 (24)
2007年份 (14)
· vim中转换tab为空格 vim: Convert [tab] to [space]
· bc: convert base for numbers in linux
· Reading and writing files from Verilog models
· reset的处理
· 用vim比较文件(Using vim to compare files)
更多>>
· 内容呢?
· source insight 3本身就支持VHDL,在菜单options中选择…
· 你有可以分析VHDL的CLF吗?
· 长见识。800元一斤,算是便宜那帮zhengfu人员了。 2…
· 如何在异步复位信号的根部进行总体同步?
·riple
·IC设计
日志总数:44 篇
评论数量:21
访问次数:40714
标签: 无标签
http://www.icedu.net/ 集成电路教育网
没事的时候上去遛遛...
系统分类: CPLD/FPGA | 用户分类: ASIC DESIGN | 来源: 原创 | 【推荐给朋友】 | 【添加到收藏夹】
投一票您将和博主都有获奖机会!