zh-cnGoodspeed Rss19Mon, 07 Jul 2008 10:21:03 GMTThu, 22 May 2008 13:32:21 GMThttp://blog.ednchina.com/olivernie/117746/message.aspx 新购买了一台AMD四核CPU的PC，准备做仿真工作站。由于多个同事同时使用，配置VNC服务器让大家都可以图形登陆该机器。 准备工作： 1. 安装RedHat AS4 U4 2. 确认安装vnc-server： #rpm -q vnc-server [enter] vnc-server-4.0-8.http://blog.ednchina.com/olivernie/117746/message.aspxolivernieFri, 09 May 2008 17:33:15 GMThttp://blog.ednchina.com/olivernie/114249/message.aspx转自：http://www.2ic.tw/html/17/t-346917.html 公司名称 cadence 设计能力及主要产品 地址邮编 上海市南京西路1266号恒隆广场4601-4603室(200040) 公司总部位于美国加州圣荷赛,是全球最大的电子设计技术及服务供应商。电子设计自动化(E Dhttp://blog.ednchina.com/olivernie/114249/message.aspxolivernieFri, 21 Mar 2008 13:41:37 GMThttp://blog.ednchina.com/olivernie/95970/message.aspx看书中的例子中这样讲：电子论坛,电子设计论坛,电子开发论坛8w0m'E*G5a(E:M “$random函数调用时返回一个32位的随机数，它是一个带符号的整形数...”,并给出了一个例子：电子开发论坛.L$X)t)t9z/^/n-a _________________________________http://blog.ednchina.com/olivernie/95970/message.aspxolivernieThu, 20 Mar 2008 16:13:11 GMThttp://blog.ednchina.com/olivernie/95565/message.aspxWhat is Chroma Subsampling? The JPEG (JFIF) compressed file format can produce significant reductions in file size through lossy compression. The techhttp://blog.ednchina.com/olivernie/95565/message.aspxolivernieWed, 19 Mar 2008 16:54:31 GMThttp://blog.ednchina.com/olivernie/95067/message.aspxVCS是Synopsys公司的仿真工具. VCS对verilog模型进行仿真包括两个步骤: 1. 编译verilog文件成为一个可执行的二进制文件命令为: $> vcs source_files 2. 运行该可执行文件 $> ./simv 类似于NC, 也有单命令行的方式: $> http://blog.ednchina.com/olivernie/95067/message.aspxolivernieThu, 15 Nov 2007 14:17:34 GMThttp://blog.ednchina.com/olivernie/59954/message.aspx参考：ModelSim SE Reference Manual vlib - 建立一个新的工作库。 如：vlib work 在当前目录建立逻辑库work，运行后会在当前目录下找到work文件夹。 vlog - 编译verilog文件 如：vlog +incdir+YOUR_SOURCE_PATH -http://blog.ednchina.com/olivernie/59954/message.aspxolivernieTue, 13 Nov 2007 14:50:23 GMThttp://blog.ednchina.com/olivernie/59303/message.aspx前几天一不小心中毒了，只好重装系统。可是装完才发现UltraEdit打开Verilog文件不再高亮显示，很不习惯。只好上网找UltraEdit用于高亮显示Verilog的wordfile文件。保存在这里，方便自己使用。 使用时，将下面Verilog高亮显示定义部分加入UE的wordfile文件即可。http://blog.ednchina.com/olivernie/59303/message.aspxolivernieTue, 06 Nov 2007 15:12:04 GMThttp://blog.ednchina.com/olivernie/57596/message.aspx 十一月初，和老婆一起去武夷山游玩，恰巧我们包的车的邱司机家世代茶农，一路上给我们灌输武夷山的茶历史和文化，如何辨别茶品好坏，茶的知识学了不少。第一天的游玩时间充裕，于是就决定下午去他家的茶园看看，顺便品品武夷岩茶。 武夷岩茶之所以有名，就是在这个“岩”字上。茶树生在岩山上，吸收了岩石中的矿物质，http://blog.ednchina.com/olivernie/57596/message.aspxolivernieMon, 06 Aug 2007 19:37:47 GMThttp://blog.ednchina.com/olivernie/39680/message.aspx今天读到一段关于复位方式论述的文字，摘抄下来，已备后查：全局复位信号是同步复位还是异步复位各有优劣。同步复位的最大的缺点是需要时钟才能达到复位目的，尤其是上电复位信号做同步复位比较难以处理。此外，同步复位为每一个寄存器的数据输入端增加了一个额外的输入，这无疑会增加寄存器到寄存器的传输延迟，不利于关键http://blog.ednchina.com/olivernie/39680/message.aspxolivernieMon, 18 Jun 2007 10:11:37 GMThttp://blog.ednchina.com/olivernie/32806/message.aspx 对于这个问题，网上有很多讨论。在这里总结一下，提醒自己。异步复位：always @(posedge clk or posedge reset) begin if(reset) // reset逻辑 else // 同步逻辑 end 同步复位：always @(posedge clk) begin http://blog.ednchina.com/olivernie/32806/message.aspxolivernieFri, 15 Jun 2007 19:44:24 GMThttp://blog.ednchina.com/olivernie/32662/message.aspx Gray码计数增加时每次只有1bit变化，可以减少信号之间干扰，减少glitch的产生，在数字电路中应用广泛，尤其是异步接口电路。自然BCD码计数的每一位都有自己的权重，所以自然BCD码是可以比较大小的。各有各的优点，有时候要相互转换。下面是一个4bit计数转换表： 二进制BCD码转换成Gray码http://blog.ednchina.com/olivernie/32662/message.aspxolivernieThu, 14 Jun 2007 10:09:25 GMThttp://blog.ednchina.com/olivernie/32452/message.aspx 收集了一下网上资源，总结如下：1、latch由电平触发，非同步控制。在使能信号有效时latch相当于通路，在使能信号无效时latch保持输出状态。DFF由时钟沿触发，同步控制。2、latch容易产生毛刺（glitch），DFF则不易产生毛刺。3、如果使用门电路来搭建latch和DFF，则latchhttp://blog.ednchina.com/olivernie/32452/message.aspxolivernieWed, 13 Jun 2007 19:23:28 GMThttp://blog.ednchina.com/olivernie/32404/message.aspx 目前正在做的东西必须跨时钟域（crossing clock domain），信号非同步的问题很让人头疼。在读资料的时候了解到触发器（flip-flopper）输出会出现半稳态（meta-stability）。一直认为flip-flopper的输出只有“0”和“1”两种状态，怎么出来一个半稳态。其实http://blog.ednchina.com/olivernie/32404/message.aspxolivernieFri, 08 Jun 2007 10:43:04 GMThttp://blog.ednchina.com/olivernie/31753/message.aspx 想必进行C语言编程的都比较喜欢source insight的风格，在一个工程中所有的C文档之间换来换去，查找预定义变量、函数及调用关系十分方便。但是source insight对verilog hdl语言没有支持（source insight可是支持VHDL的）。在source insight官方http://blog.ednchina.com/olivernie/31753/message.aspxolivernieWed, 06 Jun 2007 10:49:19 GMThttp://blog.ednchina.com/olivernie/31430/message.aspx最近时间有点少，等闲下来再更新。http://blog.ednchina.com/olivernie/31430/message.aspxolivernieTue, 05 Jun 2007 11:30:13 GMThttp://blog.ednchina.com/olivernie/31197/message.aspx 最近在做关于PCI的IP，所以要先学习一下PCI局部总线协议。将学习的内容陆续写出来，表示自己已经理解这一部分了。 1 总线交易 1.1 总线读交易（Read Transaction） 1.2 总线写交易（Write Transaction） 1.3 交易的终止（Transaction Termihttp://blog.ednchina.com/olivernie/31197/message.aspxolivernieMon, 04 Jun 2007 10:32:30 GMThttp://blog.ednchina.com/olivernie/30997/message.aspx Synopsys的产品线覆盖了整个设计流程，使客户从设计规范到芯片生产都能用到完备的最高水平设计工具。公司主要开发和支持基于两个主要平台的产品，Galaxy设计平台和Discovery验证平台。这些平台为客户实现先进的集成电路设计和验证提供了整套综合性的工具。 　　Synopsys的解决方案包括：http://blog.ednchina.com/olivernie/30997/message.aspxolivernieThu, 31 May 2007 15:55:49 GMThttp://blog.ednchina.com/olivernie/30454/message.aspx转自http://www.tianyablog.com/blogger/post_show.asp?blogid=234374&postid=3286533以前一直没弄懂，以为就是个简单的注释完事，原来还可以用来引导综合过程：设计者在写设计代码时，有时可能针对仿真写一些语句，这些语句可能是不http://blog.ednchina.com/olivernie/30454/message.aspxolivernieThu, 31 May 2007 15:21:29 GMThttp://blog.ednchina.com/olivernie/30443/message.aspxhttp://www.icedu.net/ 集成电路教育网没事的时候上去遛遛...http://blog.ednchina.com/olivernie/30443/message.aspxolivernie