1、半导体元件均有其对应的仿真模型，所以我们可以根据自己的需求更改其模型型参数，以产生一个与元件有不一 样输入输出特性的二极管。首先新开一个项目D1N4002_1,然后如图1绘制电路图（也可以由D1N4002绘图页内复制 过来）。

2、然后用鼠标左键在D1N4002项目绘图页内的DIN4002地元件上单击，它会变成紫色并由一个虚线框所围绕，再选 Edit\PSpice MODEL功能选项打开如图2所示的OrCAD MODEL Editor窗口。

3、OrCAD MODEL Editor窗口的左半部分内容显示目前要处理的元件模型名称为D1N4002，元件形式为二极管（Diode) 如图2所示将IS由原先的14.11E-9改为14.11-8，然后选File/Exit将新的模型参数设置值存入d1n4002-1.lib这个文件内，并关闭MODEL Editor。
4、现在切换到项目管理程序，如图3所示展开PSpice Resources\MODEL Libraries文件夹。目前应该可以在窗口内看到我们刚建立的d1n4002_1.lib这个文件。 

5、请如上例d1n4002般设置项目d1n4002_1地直流分析参数设置。
6、存档一次后，启动PSpice程序执行仿真。屏幕上会自动打开Probe窗口。

1、目前打开的Probe空图是针对项目d1n4002_1，我们想再要把项目d1n4002的仿真结果也加进来，一起显示与比较。 请选File\Append Waveform(.DAT)选项或快捷键打开文件选择对话框，再选出文件名为d1n4002-Schematic -dc.dat的文件。

2、打开Add Traces对话框，选择V(Vo)。现在的Probe窗口应如图4一般。再彩色电脑屏幕上各曲线是按不同的颜色 来区分的，为了黑白打印需要，可适当地键入说明文字。

3、我们可以看到当饱和电流Is增加时，整个正向偏压部分的曲线向左移动，门坎电压Vb跟着变小。

高速转换系统，尤其是电信领域的转换系统，允许模数转换器(ADC)输入信号为AC耦合信号(通过利用变压器、电容器或两者的组合)。但对于测试和测量行业而言，前端设计并非如此简单，这是因为除提供AC耦合能力之外，该应用领域通常要求输入信号与DC耦合。设计可提供良好脉冲响应和低失真性能(≥500MHz的DC频率)的有源前端充满挑战。本文就适用于高速数据采集的高性能ADC使用的模拟前端提供几种设计思想和建议。

图1：LMH6703频响。

使用差分放大器是将高频模拟信号与ADC的输入相连的首选方法。因此，需要选择的第一个器件就是差分输出运算放大器。选择这类器件时，主要有两个考虑因素：增益带宽积和从外部电压设置运算放大器的共模输出电压的能力。这是因为驱动ADC输入的信号放大器将共模输出电压(VCMO)设置在最适合的ADC范围内是很重要的。如果不能满足这些条件，ADC的性能会随着放大器的VCMO和ADC的最佳输入共模电压间不一致程度的增加而大幅降低。

图2：二级放大器电路图。

宽带差分运算放大器的主要劣势在于其增益通常都很有限，且其增益级别也许在内部已经预设。根据应用的不同，可能需要为设计添加前置放大器，从而满足必须的增益要求。

至于前置放大器应该采用宽带运算放大器，以满足ADC的预期输入频率。对于采样速率高达1GSPS的系统而言，这等于要求过采样系统具有高达500MHz的输入带宽。

对于与大增益(如A_V=10)一起工作并能保持这样大的带宽的运算放大器而言，其等同于5GHz增益带宽积(GBW)。由于该架构固有的频响和增益之间的直接折中，大多数的电压反馈放大器都不能满足该要求。然而，电流反馈放大器在这些参数中保持较好的关系，因为其性能通常由运算放大器电路内的反馈电阻值决定。运算放大器LMH6703非常适于在增益设置为1～10的高带宽下工作。该器件可与所选的差分放大器一起使用，从而在高带宽系统(如示波器和数据采集卡)中提供额外的增益要求。该放大器的频响见图１。

图3：带有扩展AC信号性能的系统频响。

如果增益设置为10且带宽为500MHz，则由图１得到300欧姆的推荐反馈电阻(RF1)。

因此RG1(增益电阻)可选为33欧姆。图2是LMH6703和一个差分放大器一起使用的电路实例。

除了需要具有合适的DC信号通道的固定增益级别的系统，该应用还需要一个AC耦合模式。这是因为DC信号通道通常受到输入放大器所产生的增益带宽的限制。对于数据采集器件或需要很宽的输入带宽和低失真的通信通道而言，我们需要采用AC信号通道。这可将输入频率上限扩展到DC信号通道容量以外。

解决办法有很多种，选择哪种方法在很大程度上取决于最小的输入频率以及所需的高频性能。对于高频下(≥200MHz)的最高AC性能而言，平衡/非平衡变压器为实现单端-差分转换提供了解决方案，因为增加的信号失真很少。其折衷在于平衡/非平衡变压器是有损耗器件，会小幅(-1~2dB)削弱信号，并且它们的低频性能很差。通过使用单刀RF继电器来将单端输出信号从前置放大器切换到差分放大器或平衡/非平衡转换电路中，可以将平衡/非平衡耦合信号通道插入图3所示的电路中。还需要另一个单刀双掷RF继电器来将平衡/非平衡变压器和差分放大器的输出转发到ADC输入中。

图4：198 MHz正弦波(由高速差分输出运算放大器发送、由ADC08D500以500 MSPS的速率进行采样)的FFT图。

该电路很适于高端测试和测量设备。但是，对于成本敏感的应用，RF信号继电器的成本造成了系统预算的负担，特别是在需要多个通道的情况下。因此低速系统选择可用于AC耦合和DC耦合模式的差分输出运算放大器会很有利，从而去除了平衡/非平衡转换电路。特别适合于该任务的放大器开始逐渐出现，并在逐渐提高带宽和THD方面的性能。

对于8位1GSPS的转换器而言，在500MHz下能够提供-50dB THD值的、最小带宽为1GHz的差分放大器是很适合的。利用可以极大缩短前端设计时间的现成的运算放大器元件，可以从高速ADC获取较好的动态性能。在频率上限处，放大器引起的SINAD损耗不超过3~4dB。图4展示了198MHz输入信号(由宽带差分输出放大器进行缓冲，再由8位ADC以500MSPS的速率进行采样)的FFT。该图表明该放大器在该频率下具有很低的2阶和3阶谐波失真，使得ADC采集到的信号的噪声与失真数值，能与从专用AC耦合信号通道获得的性能相当。

本文小结

放大器的性能在不断得到提升，以提高带宽并降低THD。随着ADC进入GSPS范围，我们就需要能够与这些转换器接口的放大器。通过消除电路通道不仅能够降低系统成本，而且不会牺牲系统的性能，并允许设计者以较低的成本实现较高的性能，同时缩短了前端电路的设计时间。

摘要 作为一种新型的存储介质，FLASH以其优良的特性，在嵌入式领域中得到了广泛的应用。本文通过分析FLASH介质的自身特性，并结合嵌入式系统的特点，设计实现于兼容性、可靠性以及开销等方面都得到充分优化的FLASH存储系统。

图1 － 存储结构

系统的存储结构如图1所示，在FLASH的Block0位置存放整个系统最重要的数据——系统记录SR（System Record）。选择Block0的原因是一般FLASH出厂时，都能保证Block0是完好的，因此可以避免坏块问题带来的不便。SR其实就是一个定义好的数据结构，它包括媒质信息和文件系统信息两部分。媒质信息包括FLASH存储器的类型、容量、块类型的大小和数量（BlockInfo）、FLASH 操作命令（CommandInfo）等。文件系统信息包括版本信息、各逻辑分区的起始地址（物理地址）和结束地址。FLASH设备可以被分成一个或多个逻辑分区，每个逻辑分区采用的操作方式可以互不相同，如图1中Device0分区采用的是线性文件系统，Device1分区采用的是链式文件系统。如果采用的是线性文件系统，在分区信息后面加入文件索引表INDEX起始地址、大小等信息；如果采用的是链式文件系统，则加入文件系统页大小、文件分配表FAT和文件登记表FRT所在的位置等信息。

图2 – 层次结构

随着典型家庭娱乐系统中音频和视频(A/V)源数量的日益增多(如VCR、DVD、机顶盒等)，人们需要一种简单方法来选择想要的音频或视频源。但目前使用的附加式机械开关既笨重又容易磨损，导致开关性能随时间的推移逐渐下降。

固态模拟开关可以解决这个问题，但是当开关通断动作使交流耦合电容充电和放电时，无源开关会产生令人厌烦的砰砰声。如果使用三相4:1多路复用器，工程师可以设计出结构简单、能大大降低开关瞬态噪声、并具有卓越性能的A/V源选择多路复用器。

图1显示的基本4:1 A/V多路复用器利用Intersil公司的EL4342 4:1视频多路放大器，从4个外部音频/视频源(包含复合视频通道和立体声左右通道)中选择任何一个。

该电路利用通道A选择4个复合视频源中的1个，利用通道B和C选择立体声左右通道。由采用二进制编码的通道控制逻辑输入S0和S1，完成输入选择。逻辑输入兼容TTL电平，开关时间为20ns，适用于复杂的多路复用器功能中的高速数字控制。

高阻抗(HiZ)逻辑输入通过把输出放大器置于高阻状态，使三个信道全部无效。除了提供音频静音和视频空白功能之外，HiZ状态可让其它多路放大器共享同一输出，从而使输入源扩展到超过4:1的基本配置。

图1：A/V源选择器的通路中没有机械开关，它可选择四个外部音频/视频信号中的任一个。

多路复用器工作在双5V电源下，将允许视频输入和输出进行直流耦合，从而可在输出上保持复合视频源(视频、直流同步和黑色电平)。电阻R1a到电阻R4a是输入端接电阻。为实现精确的视频电缆端接，可以采用75Ω的输入端接和输出后向端接，但前提是允许6dB的吞吐量损失。

如果不能忽略6dB的损耗，则可将75Ω输入端接电阻提高到10kΩ。许多视频电缆并没有受控的75Ω特征阻抗，因此将端接电阻提高到10kΩ可在不降低视频信号品质的情况下把增益恢复到单位增益。

在音频输入通道增加电容耦合(从C1b, c到C4b, c)，可以将放大器与音频源中可能存在的多余直流信号隔离开来。电阻R1b～R4b和R1c～R4c设定期望的输入阻抗并构成高通滤波器。4.7μF电容和10kΩ电阻形成一个截止频率为20Hz(3dB)的高通滤波器。使用大容量交流耦合电容的缺点是，当通道被连接到选择器输出端时可能会产生听得见的“砰砰”声。当音频源和接收器输入端之间存在直流电压差时，就可能发生这种情况。

当交流耦合电容在开关过程中被充电和放电时，低阻抗多路开关能使输出端出现瞬态信号。对于这种情况，高阻抗输入缓存使交流耦合电容具有恒定阻抗，从而消除充放电时的瞬态信号。

利用图2中的电路，这种A/V多路复用器适合工作在单+5V电源下。输入端的10kΩ/10kΩ电阻分压器提供2.5V的输入直流偏置，并把放大器输出电压范围的中心置于2.5V到1V之间。在音频通道的输出端，10kΩ/10kΩ电阻分压器将输出交流耦合电容器上的偏置电压保持为2.5 V。因此，直流分量不会随着该多路复用器进入/退出高阻抗状态而改变(反之亦然)。

视频通道输入必须采用交流耦合方式，如果电视或监视器没有配备这种方式，可能需要加入直流恢复电路。此时，频率响应和总谐波失真加噪声(THD+N)性能与双±5V电路相同。

然而，放大器电源电压的降低将使放大器的输出范围相应下降，从双电源时的5.5V(峰峰值)下降到1.5V(峰峰值)。此时，复合视频通道仍有足够的裕度，而且音频通道中的THD将提高到大约2V(峰峰值)或者更高。

摘 要 随着电子消费类设备需求的不断增加以及Internet数字媒体内容的迅猛发展，家庭网络中的数字媒体内容开始持续增长，人们更加迫切地需要增强对等通信与信息共享的能力。本文描述了一种基于IXP网络处理器架构的数字家庭媒体中心系统（DHMCS）的设计及其实现。
关键词 ARM，家庭媒体系统，嵌入式系统，NMPR，UPnP
1 引 言
1.1 数字家庭的广泛应用
数字技术和计算机技术的飞速发展正不断产生众多的数码产品，从个人电脑、手机、PDA到MP3、数字电视、DVD、DV/DC，数字家电产品已经步入了人们的日常生活之中。同时，宽带通信与互联网应用的普及也极大地促进了数字媒体内容的发展。因此，构建一个宽带接入、内部互联、内容共享的数字家庭媒体中心的需求也变得日益突出。
根据IDC的定义，数字家庭是指可以实现家庭内部所有设施控制并可得到反馈信息，声音、文字、图像信息可在不同家用设备上共享，并可随时随地实现这些控制与信息共享\[1\]。IDC的最新报告表明，至2008年数字家庭市场直接带来的网络、终端等相关软/硬件的投资将超过100亿美元，其中双向机顶盒2008年约安装3 300百万台，年复合增长率将达到311.7％，智能家庭网关由于其数字家庭高端解决方案的市场定位，2003～2008年的年复合增长率将高达89.4％\[1\]。因此，数字家庭媒体中心的推广必将会产生巨大的附加产值，带来巨大的发展潜力。从1994年数字家庭概念的诞生，到今天数字家庭市场的正式启动；从“维纳斯”计划的推出，到通用即插即用论坛（UPnP，Universal Plug and Play）、数字生活网络联盟（DLNA，Digital Life Network Alliance）的成立，经过十余年的发展，数字化生活已进入了真正的发展期。
1.2 ARM技术的发展
嵌入式系统源自80年代以来的8位单片机技术。在90年代后期，随着网络技术的飞速发展，人们的日常生活进入了后PC时代，许多电子设备需要TCP/IP网络功能和更智能、更强大的计算能力，如语音、音频、视频的数据采集、处理与传输，图形界面和触摸屏技术，无线控制技术和相应的软件协议等。因此，对功能更强大的嵌入式处理器的需求也变得越来越突出。ARM作为嵌入式系统领域中应用最广泛的32位处理器体系结构，已遍及工业控制、消费类电子、通信系统、网络应用、无线通信、成像和安全等各类应用领域，并成为多个应用领域的标准CPU，ARM技术已经渗透到人们生活的各个方面。
采用ARM技术知识产权（IP）核的微处理器目前包括：ARM7系列、ARM9系列、ARM9E系列、ARM10E系列、SecurCore系列、StrongARM系列和XScale系列。它们的共同特点是：体积小，功耗低，成本低，性能高；支持Thumb（16位）/ARM（32位）双指令集，能很好地兼容8/16位器件；大量使用寄存器，指令执行速度更快；大部分数据操作都在寄存器中完成；寻址方式灵活简单，执行效率高；指令长度固定。除了具有上述共同特点之外，每个系列还具有各自的特色和应用领域。其中，ARM7、ARM9、ARM9E和ARM10E为4个通用处理器系列，每个系列提供一套相对独特的性能来满足不同应用领域的需求；SecurCore系列专门为安全性要求较高的应用而设计，如电子商务、电子政务、电子银行业务、网络和认证系统等领域；Intel公司的StrongARM系列融合了Intel的设计和处理技术以及ARM体系结构的电源效率，在软件上兼容ARMv4体系结构，同时还采用了具有Intel自身优点的技术，适用于便携式通信和消费类电子领域；Intel公司的XScale系列是基于ARMv5TE体系结构的解决方案，具有高性能、高性价比、低功耗等优点，适用于数字移动电话、个人数字助理和网络产品等领域。
2 数字家庭媒体中心系统的设计
随着电子消费类设备需求的不断增加（如数码相机、数字摄像机、MP3播放器和高清DVD等设备）以及Internet数字媒体内容的迅猛发展，家庭网络中的数字媒体内容开始持续增长，人们更加迫切地需要增强对等通信与信息共享的能力。为了满足数字媒体在家庭内部以及外部Internet充分流通和共享的需求，我们开发了一种高性价比的数字家庭媒体中心系统(DHMCS，Digital Home Media Center System)。该系统结合Intel的IXP网络处理器和ESS多媒体解码芯片，无缝地连接家庭内部的个人电脑和家电，并通过以太网/无线网络连接家庭外的宽带Internet，在家庭环境内/外共享数字媒体内容，能够对多种媒体格式进行管理、存储、显示以及分配，提供集成的数据、多媒体应用以及自动控制与远程管理等功能。
图1描述了DHMCS系统的整体框架。它通过DHCP协议、PPPoE协议、UDP协议、FTP协议、HTTP协议、UPnP协议\[2\]以及USB接口，从家庭PC机、宽带Internet连接的网络、存储卡和DVD等设备中获取多媒体数据，并且将这些数字媒体内容在电视机和音响设备上播放。同时还提供媒体文件的管理以及远程控制功能。

图1 DHMCS系统整体框架
2.1 DHMCS的系统结构
DHMCS由两个子系统组成：一个是由IXP 425（Intel XScale系列）网络处理器构成的网络子系统；另一个是由ESS 6688 DVD解码芯片构成的数据解码子系统，以下简称为“IXP子系统”和“ESS子系统”。IXP子系统通过UDP协议、FTP协议、HTTP协议和UPnP协议，从网络上获取媒体数据；ESS子系统则对这些媒体数据进行解码并进行音频/视频输出，同时也能对存储卡和DVD上的播放资源进行处理。IXP子系统和ESS子系统通过I2C总线和双端口SRAM（DPRAM）连接起来，其中： I2C总线主要负责控制命令和响应的传输；而DPRAM则主要负责媒体数据的传输。本文的后续部分主要讨论IXP子系统，而ESS子系统则超出了本文的范围。图2详细描述了DHMCS中IXP子系统和ESS子系统的结构。

图2 DHMCS中IXP子系统和ESS子系统的结构
DHMCS完成一个用户的请求涉及以下7个步骤：① ESS子系统将用户请求网络媒体文件的按键转换为一个请求信息，并且按照一定格式写入DPRAM中，然后ESS子系统使能相应的中断，通知IXP子系统DPRAM中的数据就绪；② IXP子系统从DPRAM中读取就绪的数据，获取用户的请求信息；③ IXP子系统根据获取的请求信息和指定的服务器，建立Ethernet/WiFi网络连接；④ 服务器返回请求的媒体数据到IXP子系统中；⑤ IXP子系统将返回的数据通过相应的应用函数接口写入DPRAM；⑥ IXP子系统使能相应的中断，通知ESS子系统用户请求的数据已返回；⑦ ESS子系统解码返回的媒体数据，并通过音频/视频接口输出。
为了实现DHMCS的网络功能，将IXP子系统的软件功能划分为以下3层： 应用层、操作系统层和驱动层。应用层主要提供网络功能模块以及和ESS子系统通信所需的模块，具体来说，包括UPnP协议、DHCP协议、PPPoE客户端、FTP客户端、HTTP客户端，以及通信协议模块。操作系统层基于MontaVista v3.0的Linux内核，具有内存管理、进程调度、设备管理、文件系统、中断处理和网络协议栈等功能。驱动层主要提供各种设备的驱动，包括以太网驱动、无线WiFi驱动、Flash驱动、DPRAM驱动、I2C驱动，以及USB驱动。图3描述了上述软件结构。

图3 IXP子系统的软件结构
2.2 IXP子系统的应用层设计
用户发出的请求主要有3类： 文件类请求（包括目录列表等请求）、系统的设置或者命令请求，以及UPnP媒体流请求。对应于以上请求，将IXP子系统的应用层划分为：应用代理模块、媒体文件下载模块（负责通过TCP/IP协议取得请求文件）、UPnP媒体流模块（负责处理UPnP请求）、用户远程设置模块（负责处理系统设置请求），以及与ESS子系统进行数据传输和命令控制的通信协议模块。应用代理模块层在DHMCS系统中处于枢纽位置，它将各种网络应用（如FTP、HTTP、UPnP以及用户远程设置）有效地连接起来，起到应用代理的作用。应用代理模块首先从通信协议模块接收ESS子系统发送的用户请求；然后交给相应的模块处理；最后将服务器返回的数据和响应通过通信协议模块返回给ESS子系统。图4描述了IXP子系统应用层的模块划分。

图4 IXP子系统应用层的模块划分
IXP子系统和ESS子系统之间的数据传输和命令控制则由通信协议模块和通信驱动模块共同完成。通信协议模块主要负责IXP子系统和ESS子系统之间通信协议的实现，它将用户的请求或者服务器返回的媒体数据构造成数据包（Packet），并将每个Packet拆分为几个更小的mPacket，以便通信驱动模块的传输，另外两个子系统之间的确认消息也在这一层实现；而通信驱动模块主要负责具体的硬件传输，它直接控制I2C总线和DPRAM硬件，能够将信息准确无误地传输到ESS子系统中。参考OSI标准的7层模型，将IXP子系统和ESS子系统之间的通信协议划分为以下4个层次：应用层进行ESS子系统的请求消息和IXP子系统的响应消息的交互，完成消息的解析和处理；传输层主要是对要传输的数据进行分段重组（SAR），实现媒体文件和命令端到端的传输；链路层主要是进行DPRAM内存块的读/写以及I2C总线上的控制命令传输，提供两端访问DPRAM和I2C总线的通信机制；DPRAM提供双端口读/写内存块的通道，I2C提供命令控制通道。整个过程如图5所示。

图5 IXP子系统和ESS子系统之间通信协议的层次划分
3 IXP子系统的实现
本节将详细介绍IXP子系统中UPnP媒体流模块以及IXP子系统和ESS子系统之间的媒体数据传输功能的实现。系统中其他模块的实现相对容易，在此不做描述。
3.1 UPnP媒体流模块的实现
我们实现的UPnP媒体流模块符合Intel的网络多媒体产品规范[3]（Networked Media Product Requirements：NMPR v1.0）。NMPR规范将媒体设备划分为3部分： 媒体服务器（Media Server）、播放器（Renderer）和控制点（CONTROL Point），并且利用UPnP协议完成这3部分之间媒体数据和控制命令的传输。我们实现的UPnP媒体流模块实际上包含了Renderer和CONTROL Point这两部分，媒体服务器可以是符合NMPR规范的任意的PC机。

图6 UPnP媒体流模块的实现
图6描述了UPnP媒体流模块的实现过程。首先应用代理模块向控制点发送用户的数据请求，控制点接收到用户的请求后就与媒体服务器进行通信；然后将媒体服务器的响应信息返回给应用代理模块，随后媒体服务器将用户所请求的媒体数据传输给Renderer；最后Renderer将这些数据返回给应用代理模块，再由通信协议模块传输给ESS子系统，再由ESS子系统对这些媒体数据进行解码输出。同时控制点还可与Renderer相互通信，实现一系列媒体播放的功能。
3.2 DPRAM媒体数据传输功能的实现
通信协议模块实现的主要功能有：将Packet拆分成多个mPacket；向通信驱动模块发送或接收mPacket；向应用代理模块发送用户的数据请求和控制命令，并接收服务器的响应消息；管理请求队列和响应队列。完成一次IXP子系统和ESS子系统之间媒体数据传输所涉及的数据变化如图7所示。

图7 IXP子系统和ESS子系统之间数据传输所涉及的数据变化
应用代理层到DPRAM的数据传输过程为：① 应用层根据需要将相应的数据传递到传输层；② 传输层收到报文后检查报文的长度，如果报文长度大于底层所能够传输的报文长度，则传输层将报文进行拆分，添加相应的报头信息，以保证接收端能够正确地重组，并传递给链路层；③ 链路层收到上层报文后，在报头添加相应的控制信息，以保证接收端能够正确地存取数据，然后将报文发送到DPRAM上。反之，由DPRAM到应用层的数据传输过程为：① 链路层从DPRAM中读取报文，并去掉相应的报头信息，将数据传递给传输层；② 传输层收到底层传递的数据后，根据该层添加的报头信息重组报文，然后传递给应用层。
4 结束语
本文结合了IXP网络处理器和ESS解码芯片的特点，实现了一种具有高性价比的家庭媒体中心系统。它充分满足了数字媒体在家庭内部以及外部Internet充分流通和共享的需求。

　
摘 要 介绍美国Marvell公司生产的SOHO级网络通信微处理器芯片88E6218的主要性能特点，并采用88E6218芯片设计SOHO网络开发平台。该平台具有高性能、低成本等优点，可方便用于SOHO网络通信产品的快速开发，具有较好的应用前景。着重分析平台的建立过程以及平台存储器和网络端口的电路设计方法。
关键词SOH0 88E6218 网络处理器 网络平台 随着互连网的发展，PC用户大量增加，办公SOHO(Small Office，Home Office)化逐渐成为可能。现在市场上已经出现了许多面向SOHO应用的网络通信产品。许多芯片制造厂商纷纷推出了自己的面向SOH0应用的嵌入式网络微处理器芯片。美国Marvell公司生产的88E6218芯片是其中的一种。基于这个芯片，可以搭建一个低成本、高性能的SOH0网络开发平台。通过在上层移植不同软件，可以用于不同的SOHO网络通信产品，如SOHO路由器、SOHO安全网关、SOHO交换机等等。本文介绍88E6218芯片的主要特点，给出基于88E6218的SCHO网络开发平台设计方法。
1 88E6218芯片结构及主要特点
图l为芯片内部的结构框图。

88E6218是美国Marvell公司(宽带通信半导体公司)生产的面向SOHO应用的一款高性价比的嵌入式网络微处理器。该处理器
具有以下一些主要特点：
◆芯片内嵌ARM9E的CPU核，采用32位RISC体系，带有DSP指令扩展，最高工作频率可达150 MHz，片内有8 KB指令Cache、8 KB数据Cackc和8 KB数据RAM。
◆芯片集成SDRAM和Flash存储控制器，支持与其他具有存储器地址映射的外设相连接，包括DSP。
◆SDRAM接口可以是16位(最大寻址深度32 MB)或32位(最大寻址深度64 MB)宽度。Flash接口可以是8位、16位或32位，最大寻址深度64 MB。
◆芯片有内部DMA控制器、看门狗定时器、UART串行接口、JTAG调试口以及4个外部片选引脚BOOTCS、M_CSO、M_CS1、M_CS2。
◆芯片带有5个支持IEEE802.3的MAC(Media ACccss Layer，媒体访问层)+PHY(Physical Layer，物理层)接口(Port0~Port4)；1个多功能网络接口(Port6)。该接口可配置为RMII(简化媒体独立接口)、MII(媒体独立接口)或SNI(业务接点接口)模式(支持200 Mbps全双工，可直接与交换机或无线局域网互连)；1个内部双倍速MII接口(Port5，支持200 Mbps全双工，可直接连接交换端口到CPU内部的MAC)。
◆芯片提供基于QoS机制的快速以太网交换功能，内部采用拥有专利技术的UniMAC结构，如图2所示，在88E6218内部的CPU与多个快速以太网交换口之间形成高效的网络接口。
◆一款低功耗的CMOS芯片，可提供216条引脚的LQFP封装。
综上所述，88E6218内部功能强，外设接口丰富，可以提供一个单芯片的S0HO路由器／安全网关解决方案。

2 安全平台硬件设计
2.1 平台硬件结构
图3是基于88E6218的面向SOHO应用的网络开发平台硬件结构框图。
①电源电路。输入5 V。经过DC—DC变换，分别给擞处理器提供1.5 V、2.5 V和3.3 V的电压。
②系统时钟和复位电路。25 MHz有源晶振经过倍频可为平台提供多种不同的时钟频率；采用专门的微处理器监控芯片为系统提供稳定、可靠的复位信号。

③微处理器，即88E6218，是整个开发平台的工作和控制中心。
④BOOT Flash存储器，用于存放系统的启动程序以及其他在系统掉电后需要保存的数据。
⑤StrataFlash存储器，用于存放嵌入式操作系统和各种用户应用程序。
⑥SDRAM存储器，是平台为操作系统和应用程序提供的运行空间，也是程序运行中大量网络数据的缓存空间。
⑦网络端口。4个10／100 Mhps速率的RJ45接口，为系统提供以太网接入的物理通道；1个WAN接口，可配置为电口或光口，本平台为电口；1个MII接口。
⑧RS232串口，可作为系统的Console调试口或用于平台与其他应用系统的短距离双向串行通信接口。
⑨JTAG接口。通过该接口可对系统进行调试、编程等。
⑩系统总线扩展。引出数据总线、地址总线和必需的控制总线，便于用户根据自身的特定需求，扩展外围电路。

2.2 平台主要硬件单元电路设计
因力88E6218是一个面向SOHO应用的网络微处理器，而且本文设计的开发平台主要用于网络应用，所以下面着重分析较重要的存储器和网络接口电路的工作原理和设计方法。

(1)Flash存储器接口电路
Flash存储器具有低功耗、大容量、可整片或分扇区快速烧写、擦除，掉电后信息不丢失等特点，在各种嵌入式系统中得到广泛应用。本系统的Flash存储器包括两部分：一部分是用于存放系统启动程序的Boot Flash，其功能包括对平台硬件的初始化和操作系统的引导等．考虑到启动程序一般容量不大，这里选用了SST39SF040芯片，单片提供8位数据宽度、512 KB存储空间。88E6218提供4个片选引脚，其中BOOTCS专门用于Boot Flash存储器的片选，直接与SST39SF040的CE相连；SST39SF040地址总线A[0:18]与88E6218的地址总线M_A[0:18]相连;8位数据总线D[0:7]与88E6218的低8位数据总线M_D[0:7]相连。另一部分是StrataFlash存储器，用于存放操作系统和各种应用程序，在大多数应用系统中，选用1片16位的Flash存储器芯片(单片容量有1 MB、2 MB、4 MB、8 MB等)构建16位的Flash存储系统已经足够，因此这里选用了Intel的28F320J3芯片，单片提供16位数据宽度、4 MB的存储空间，将88E6218的M_CS2分配用于StrataFlash存储器的片选，直接与28F320J3的CE0相连；88E6218输出使能端OE接28F320J3的OE;写使能端WE接28F320J3的WE；将28F320J3模式选择引脚BYTE上拉，A0悬空，使28F320J3工作在16位数据模式；28F320J3地址总线A[1:21]与88E6218的地址总线M_A[O:20]相连；16位数据总线D[0:15]与88E6218的低16位数据总线M_D[0:15]相连。具体电路连接如图4所示。由于考虑到88E6218的带负载能力，所以把地址、数据总线与部分控制信号线通过一级驱动后再与目标Flash存储器相连。

(2)SDRAM接口电路
与Flash存储器相比较，SDRAM(Synchronous Dynamic Random ACCeSS Memory，同步动态随机存储器)虽然不具有掉电保持数据的特性，但其存取速度大大高于Flash存储器，在系统中主要用作程序的运行空间。本系统中，考虑到88E6218的内部存储控制器支持单片SDRAM的最大容量为128 MB，所以选用了现代的HY57V281620，它的存储容量为4组×2M×16位(16MB)，工作电压为单3.3 V±O.3 V，16位数据宽度。根据系统需求，可构建16位或32位的SDRAM存储器系统，但为充分发挥32位CPU的数据处理能力，大多数系统采用32位的SDRAM存储器系统。本系统选用两片HY57V281620并联构建32位的SDRAM存储器系统，共32 MB的SDRAM空间，可满足嵌入式操作系统及各种相对较复杂的功能运行要求。图5为两片HY57V281620并联构建32位SDRAM存储器系统的框图，其中一片为高16位，另一片为低16位，将88E6218的M_CS0分配用于 SDRAM 存储器的片选， 直接与 2 片HY57V281620HCT的CS相连；M_CS1保留，可根据需要利用它将SDRAM存储器容量扩展到64M存储空间。2片HY57V281620的芯片时钟输入端CLK接88E6218的
M_CLK_OUT端；2片HY57V281620的时钟使能CKE端直接上拉；2片HY57V281620的行地址锁存RAS、列地址锁存CAS、写使能端WE分别接88E6218的RAS端、CAS端、WE端，2片HY57V281620的地址总线A[0:11]接88E6218的地址总线M_A[0:11]；2片HY57V281620的组地址选择BAO、BA1，接88E6218的地址总线M_Al3、M_A14；高16位HY57V281620芯片的数据总线D[0:15]接88E6218数据总线的高16位M_D[16:31]，数据I／O屏蔽引脚UDQM、LDQM分别接88E6218的DQM3、DQM2;低16位HY57V281620芯片的D[0:15]接88E6218数据总线的低16位M_D[O:l5]，数据I／O屏蔽引脚UDQM、LDQM分别接88E6218的DQM1、DQM0。具体电路连接如图5所示。

(3)网络接口电路
以太网接口可分为协议层和物理层．协议层是由一个叫MAC的单一模块实现的。物理层由两部分组成，即PHY和传输器。常见的是把MAC和PHY集成在一个设备中。 目前常见的以太网接口芯片，如RTL8019、CS8900、DM9008等，其内部结构也主要包含这两部件，由于88E6218内部集成了5个MAC+PHY接口(Port0~t4)，所以不需另选以太网接口芯片而直接通过选择合 适的网络隔离变压器加上RJ45连接器就可在半双工或剑双工模式下提供5个10/100Mbps的以太网接入通路。其中Porrt0口还支持100BASE-FX，可通过选择合适的光收发模块芯片提供光口接入通道。本平台选用了PPP的PM4G-100GH器件。它是一个100M四口变压器芯片，可用于Portl~Port4口的网络连接；还选用了一个单口的100M变压器芯片SF45-1096F，用于PortO口的网络连接。其中Portl~Port4网口配置为SWITCH(交换墙口)模式，PortO网口配置为NIC(标准网络接口卡)模式。此外平台利用88E6218的Port6口提供一个高速的MII接口。该接口可配置为单独的MII MAC模式或MIIPHY模式，能够直接与外部具有MII接口的PHY模块或MAC模块互连，具体电路连接如图6所示。

2.3 平台PCB设计
系统中，88E6218的片内工作频率可达150 MHz，其以太网接口电路的工作速率更高达100 MHz以上，因此，在PCB设计过程中，应该遵循高频电路设计的基本原则。首先应注意电源的质量与分配，其次要注意信号线的分布。

(1)电源质量与分配
在设计PCB板时，给各个单元电路提供高质量的电源，会使系统的稳定性大幅度提高。一般应在电源进入印制电路板的位置和靠近各器件的电源引脚处加上几十到几百μF的电容，以滤除电源噪声。还要注意在器件的电源和地之间加上0.1μF左右的电容，用来滤除元器件工作时产生的高频噪声。由于系统存在多种不同电源，考虑到双面PCB板电源供给采用电源总线的方式，受到电路板面积的限制，一般存在较大的直流电阻。所以为了提高系统的稳定性，通常采用多层板，并且专门拿出一层作为电源层而不在其上布信号线。由于电源层遍及电路板的全面积，因此直流电阻非常小，可以有效地降低噪声。

(2)同类型信号线的分布
在设计PCB时，对于处理器的输入输出信号中的数据线、地址线等相同类型的线应该成组、平行分布，并保持它们之间的长短差异不要太大。采用这种方式布线，既可以减少干扰，增加系统的稳定性，还可以简化布线，使PCB板的外形美观。对一些高频的并且走线距离相对较长的信号线应考虑添加适当的端接电阻，以减少反射干扰。
3 平台的开发现状及应用前景
现在平台已经搭建完毕，硬件调试获得成功，并且在平台上顺利完成了ARMBO0T软件的移植工作。该平台具有低成本、高性能、通用性好等特点，可以直接用宋进行SOHO路由器和网关等多种网络功能的研究和开发。还可通过在总线上扩展专用ASIC芯片，将平台用于高端网络安全产品开发。目前正在将平台用于SOHO VPN网关的低端产品开发。