EDN首页   博客首页 用户登陆  |  注册

最新日志

发表于:2010/7/8 17:41:45
标签：OVPsim  

0

Learning OVPsim and ModelSim Co-simulation

Thu Jun 30 2010 19:47:40 GMT+0800 (CST) After I downloaded the latest 20100528.0 release, I ran the OVPsim examples and recompiled the examples. A license is required to run the recompiled examples! A license is also required to run the pre-compiled demos for ARM and MIPS platforms to boot Linux OS. Obtaining a free 90-day evaluation license for the first time is easy, but any commercial usage of OVPsim is charged. Then I read the Hardware/Software Co-Verification Using the SystemVerilog DPI paper. The synchronization between the ISS and the logic simulator can be achieved by calling exported SV task from C. The ISS written in C is a slave o…

系统分类: CPLD/FPGA   |    用户分类: Opensource EDA    |    来源: 原创

该用户于2010/8/5 20:16:24编辑过该文章

点击查看原文

阅读(542)  |  评论(3)  |   收藏 (8)  |    举报

发表于:2010/4/8 17:41:53
标签：面朝大海  春暖花开  

0

面朝大海，春暖花开

　　面朝大海，春暖花开 　　作者:海子 　　从明天起，做一个幸福的人 　　喂马、劈柴，周游世界 　　从明天起，关心粮食和蔬菜 　　我有一所房子，面朝大海，春暖花开 　　从明天起，和每一个亲人通信 　　告诉他们我的幸福 　　那幸福的闪电告诉我的 　　我将告诉每一个人 　　给每一条河每一座山取一个温暖的名字 　　陌生人，我也为你祝福 　　愿你有一个灿烂的前程 　　愿你有情人终成眷属 　　愿你在尘世获得幸福 　　我只愿面朝大海，春暖花开 　　Facing the sea with spring blossoms 　　By Hai Zi 　　From to…

系统分类: 生活点滴   |    用户分类: 有感而发    |    来源: 整理

该用户于2010/4/8 17:43:53编辑过该文章

点击查看原文

阅读(723)  |  评论(4)  |   收藏 (8)  |    举报

发表于:2010/3/13 8:40:49
标签：Avalon  VIP  

1

Learning the Altera Avalon Verification IP Suite

Here is the description of the Avalon VIP Suite and the advantages of using it. The Avalon Verification IP Suite provides bus functional models (BFMs) to simulate the behavior of Avalon Memory-Mapped (Avalon-MM) master and slave interfaces and Avalon Streaming (Avalon-ST) source and sink interfaces. It also provides monitors to verify both Avalon protocols. This suite facilitates the verification of IP that includes Avalon-MM and Avalon-ST interfaces. Using the Altera-provided BFMs and monitors has the following advantages: ■ It accelerates the verification process by providing key components of the verification testbench. ■ It provides Avalon BF…

系统分类: CPLD/FPGA   |    用户分类: 思而不学则殆    |    来源: 原创

该用户于2010/3/16 13:50:58编辑过该文章

点击查看原文

阅读(965)  |  评论(0)  |   收藏 (8)  |    举报

发表于:2010/3/9 17:58:54
标签：legacy  code  FPGA  

1

维护遗留代码（9）——尊重原代码，尊重原作者

第三方提供的代码，经过了两个多月的时序调整，最终达到了时序收敛的目标，小范围功能修改前后两次编译之间的功能不稳定现象消失了。我这一系列的文章也暂时告一段落。现在，这组代码还在维护中，旧的bug还在逐个解决，新的功能正在稳步地添加。 在维护这组遗留代码的过程中，我的收获主要集中在时序分析和收敛技术的提高上。还有一个重要的收获是：在读不懂、没读懂代码之前，先要尊重原代码。 虽然这套代码有很多不令人满意的地方，但它毕竟正确地实现了我们要求的95%以上的功能；虽然…

系统分类: CPLD/FPGA   |    用户分类: 亡羊补牢    |    来源: 原创

该用户于2010/5/11 11:22:43编辑过该文章

点击查看原文

阅读(1588)  |  评论(5)  |   收藏 (8)  |    举报

发表于:2010/3/9 17:00:41
标签：时序  

2

维护遗留代码（8）——当riple遇到ripple（行波时钟）

在补充完整了时序例外约束，排除了虚假时序违规报告之后，设计中的绝大部分时钟都得到了收敛。但是，仍然有部分关键时钟不能收敛，时序余量总的负值很大。二进制文件下载后，时序不收敛路径对应的功能不能在设计要求的频率下正常运行，选用较低的频率后运行正常。这表明时序分析报告反映出的问题与实测结果是一致的。启用高级编译选项后，不收敛的路径有局部变化，但是整体上的时序收敛问题依然存在，优化效果并不明显。 riple 在以往的工作中，我遇到的时序收敛问题可以归纳为两类：1. 一类…

系统分类: CPLD/FPGA   |    用户分类: 亡羊补牢    |    来源: 原创

该用户于2010/6/23 10:28:57编辑过该文章

点击查看原文

阅读(1184)  |  评论(1)  |   收藏 (8)  |    举报

发表于:2010/3/9 16:58:02
标签：时序  约束  引脚  

1

维护遗留代码（7）——必不可少的引脚时序约束（内空）

待续

系统分类: CPLD/FPGA   |    用户分类: 亡羊补牢    |    来源: 原创

该用户于2010/3/9 18:03:57编辑过该文章

点击查看原文

阅读(624)  |  评论(1)  |   收藏 (8)  |    举报

发表于:2010/3/9 16:53:32
标签：时序  例外  

1

维护遗留代码（6）——缺少例外的约束就是“过约束“（内空）

待续

系统分类: CPLD/FPGA   |    用户分类: 亡羊补牢    |    来源: 原创

该用户于2010/3/9 18:04:18编辑过该文章

点击查看原文

阅读(494)  |  评论(0)  |   收藏 (8)  |    举报

发表于:2010/3/8 18:32:31
标签：JTAG  Tcl  

2

回顾Virtual JTAG在一个项目中的成功应用

几天前看到特权同学在学习使用Virtual JTAG，心中很是高兴：这么好的一个工具，终于有同行认真对待它，并且开始探索着使用它了。不知道特权同学使用的情况如何。 riple 这些天在回顾两年前做的一个产品。得益于当时每天都写下的几行工作记录，这个产品的开发过程我还能回忆起来。在这个产品开发的各个阶段，Virtual JTAG和Tcl都发挥了重要作用。投入几天的时间开发一个小工具，在完成后就能持续地产生效益。Virtual JTAG在加快开发速度，提高调试效率方面发挥了重要的作用。 riple 1. 应用场合之一：在开…

系统分类: CPLD/FPGA   |    用户分类: Virtual JTAG    |    来源: 原创

该用户于2010/3/10 10:29:33编辑过该文章

点击查看原文

阅读(1032)  |  评论(9)  |   收藏 (8)  |    举报

发表于:2010/3/5 16:40:43
标签：sata  udma  

1

摘抄一组SATA转接卡异常问题的调试记录

昨天回顾了一下两年前离职时保存的工作日志，读到其中一段调试工作的记录时，仿佛又亲历了三年前那段艰辛的调试经历。解决这个问题用了近两个月的时间，一个个假设被提出来，相应的解决方案又被进一步的测试否定。到了调试后期，大老板每天都要询问两到三次工作进展，压力可想而知。现在想想，当时的韧劲和抗压能力真是没得说。 所幸问题最终解决了，这才有了FPGA时序问题一例——电磁干扰和引脚驱动电流约束 这篇文章。 经验是实践出来的。半年后又遇到类似问题，这一次用了一周的时间就…

系统分类: CPLD/FPGA   |    用户分类: 亡羊补牢    |    来源: 原创

该用户于2010/3/5 20:44:14编辑过该文章

点击查看原文

阅读(547)  |  评论(0)  |   收藏 (8)  |    举报

发表于:2010/2/25 16:41:43
标签：rate  matching  

0

学习Rate-Matching在高速串行通信协议中的应用

Thu Feb 25 2010 08:37:42 GMT+0800 (China Standard Time) 昨天的收获——捕获到了Gigabit Ethernet的/I2/有序集。 配置了GXB的IP core，配置了8b10b编解码的IP core。把这两个IPcore提供的仿真模型连接到了TSE的仿真环境中，在不影响原有Testbench正常运行的情况下，实现了对TSE底层信号的监视功能。并把GXB接收同步后的10b码转换成了8b码，在确定了Gigabit Ethernet的有序集后，成功地找到了/I2/有序集（ordered set）。 通过阅读StratixIIGX的手册，获得了一个重要收获：不同的串行协议，用来实现Rate-matching的有序集…

系统分类: CPLD/FPGA   |    用户分类: 思而不学则殆    |    来源: 原创

该用户于2010/6/21 9:30:13编辑过该文章

点击查看原文

阅读(651)  |  评论(0)  |   收藏 (8)  |    举报

发表于:2010/2/25 8:32:54
标签：quartus  ethernet  

1

学习Altera一款IP core的Testbench——Triple Speed Ethernet

几年前就想着要从Quartus II提供的各种开放资源中“偷”学点什么，可惜总是浅尝辄止，没能坚持下来。一方面是自己懒，缺乏动力；另一方面是没能想到一种有效地记录学习过程、总结学习成果的方法。由于没有合适的学习方法，面对稍微复杂和冗长的代码，往往是学了后面忘前面，看到树木忽视了森林。昨天想通了一种借助博客记录自己学习过程的好方法，就从这篇博客开始尝试一下。 Thu Feb 25 2010 08:37:42 GMT+0800 (China Standard Time) 昨天的收获——仿真环境搭建起来了。 配置了TSE（Triple Speed Ethernet）…

系统分类: CPLD/FPGA   |    用户分类: 思而不学则殆    |    来源: 原创

该用户于2010/3/14 16:51:50编辑过该文章

点击查看原文

阅读(870)  |  评论(0)  |   收藏 (8)  |    举报

发表于:2010/2/24 18:57:59
标签：博客  

0

把写博客和学技术紧密地结合起来

写了几年博客，对于写技术博客对自身技术积累和提高的益处深有体会。以往的博客都是在想通了、学会了某些技术点之后才动笔，自己没搞懂的东西总是不敢拿到博客上。今天偶然想明白，既然某些很重要的技术注定要在未来的某一天被自己掌握，学习成果发表到博客上只是一个时间早晚的问题，那么为什么不把学习的过程记录到博客上呢。这样做，一方面可以促进自己尽快完成学习任务，另一方面通过回顾记录下来的学习过程，可以持续地改进自己的学习方法，提高自己快速掌握新技术的能力。 这一方…

系统分类: 自由话题   |    用户分类: 思而不学则殆    |    来源: 原创

该用户于2010/3/1 8:56:05编辑过该文章

点击查看原文

阅读(678)  |  评论(9)  |   收藏 (8)  |    举报

发表于:2010/2/13 12:17:06
标签：Olympic  Games  

0

What the Olympic Games have enlightened me

Freedom to my people, So we can be free from the burden of living. Pride to my people, So we can be proud of our being. Joy to my people, So we can enjoy everything we are doing. 上面几句话是我在2008年，第一次参观奥运会比赛后想到的。今天，在观看第21届冬季奥运会开幕式直播时，这几句话又澎湃在我心中。特记录于此。

系统分类: 自由话题   |    用户分类: 有感而发    |    来源: 原创

该用户于2010/3/6 20:10:40编辑过该文章

点击查看原文

阅读(533)  |  评论(0)  |   收藏 (8)  |    举报

发表于:2010/2/11 14:45:26
标签：一切  

0

转一首舒婷的诗——《这也是一切》

偶然看到网友“bluehacker”的文章《现在的教育真是没救了》，引发了我对理想与现实以及自身责任的思考，进而想起了舒婷的《这也是一切》。在网络上找到几篇诗歌赏析，看到魏书生老师的一句话：“埋怨环境，天昏地暗；改造自我，天高地阔。” 谨与EDNChina的网友们共勉。 这也是一切——答一位青年朋友的《一切》 作者：舒婷 不是一切大树 都被暴风折断； 不是一切种子 都找不到生根的土壤； 不是一切真情 都流失在人心的沙漠里； 不是一切梦想 都甘愿被折掉翅膀。 不，不是一切 都像你说的那样！ 不是一切…

系统分类: 自由话题   |    用户分类: 有感而发    |    来源: 整理

该用户于2010/2/11 14:54:51编辑过该文章

点击查看原文

阅读(617)  |  评论(3)  |   收藏 (8)  |    举报

发表于:2010/2/4 11:40:51
标签：EDN  Engineer  

3

点评EDN文章——Oh, to be an engineer in the US

这篇文章最初发表在点评EDN文章小组。今天偶然又看到一篇《开发工程师人生之路》的老文章，也把我这篇几年前写的旧闻拿出来翻炒一下。 #1楼主：Oh, to be an engineer in the US 文章发表于：2008-02-28 14:33刚读完Column: Oh, to be an engineer in the US。作者的词藻华丽，超出了我的词汇量。但是作者的自信心和自豪感我读出来了。Engineers, thank you, our collective quality of life is due largelyto your toil. We owe you. Telecom engineers, the economic and socialbenefits of your efforts are tremendous. Bravo, and keep up the goodwork. And American telecom engineers, the…

系统分类: 自由话题   |    用户分类: 有感而发    |    来源: 原创

该用户于2010/2/4 11:53:52编辑过该文章

点击查看原文

阅读(1445)  |  评论(7)  |   收藏 (8)  |    举报

2345678910>>下一页总共 , 当前 /
EDN.com | EDN Asia | EDN Japan | EDN Europe | EDN Australia