今天看到博友的一篇文章：原来龙芯，国产的吗？ riple

    我感到有话要说。写这段话，不是为了指责他人，也不是为了挑起什么争论。 riple

    我是计算所的员工，我不是龙芯课题组的。我认识一些龙芯课题组的工作人员，我也见过胡伟武老师，听过他的课；我认识一些意法半导体的员工，他们就在计算所工作，与龙芯课题组合作，每天按照计算所的作息时间上下班。 riple

    我所在的部门任务很重，每个人工作都尽心尽力，我们在做自己的事业。同样，龙芯课题组的工作人员也在做他们的事业。我没有到龙芯实验室参观过，但是我知道，他们正月初三就回到所里上班，而我在休假。 riple

    我们曾经针对二代的龙芯IP核开发过一款SoC，龙芯是确有其事的。 riple

    据我所知，他们不是在弄虚作假，也不是在抄袭别人，他们在做自己的事业。 riple

    至于龙芯的体系结构是否是MIPS架构，芯片是否是自己设计的，是否是意法半导体生产的，这是三个不同的概念。设计一款处理器芯片，包括体系结构设计、逻辑设计、物理设计三个层次。在龙芯，分别对应MIPS、计算所、意法半导体三个设计主体。 riple

    龙芯的体系结构设计无疑参考和仿照了MIPS的体系结构，但是体系结构不等于微体系结构。体系结构指的是指令集架构（ISA），是软件开发工程师和硬件开发工程师都可以看到的接口，是一个抽象的概念；微体系结构是体系结构的具体实现，是硬件工程师工作的结晶，对应的是具体的HDL代码（软核）或者门级网表（硬核）。 riple

    打个比方，就好比FFT算法和FFT的具体实现一样。FFT算法的结果是确定的，算法却不是唯一的，实现方式也多种多样。有人研究算法，寻找更易于实现的形式；有人研究实现方法，采用DSP或者FPGA实现；还有人研究芯片工艺，采用各种工艺实现具体的FFT专用芯片。 riple

    由于龙芯采用了MIPS的体系结构，就说龙芯抄袭了MIPS公司具体的微体系结构，那是偷换概念。 riple

    因为龙芯采用了MIPS体系结构，因为龙芯是在意法半导体的Fab生产的，就质疑龙芯的逻辑设计工作，就质疑龙芯的国籍，这是没有道理的。“中国创造”、“中国设计”和“中国制造”的区别是显而易见的，产生的价值也大不相同。 riple

    采用哪种体系结构，由哪家Fab代工，并不是知识产权的核心。选择体系结构和代工厂，在当今的芯片设计中是再普遍不过的了。关键是，大多数公司是在选择购买ARM或者MIPS的软核或硬核IP，而龙芯是在做自己的IP。 riple

    围绕着一个好的处理器体系结构，存在着一整个生态环境：从编译器到开发工具，还有市场和用户使用习惯，都决定着一个处理器的生命。好比Nios II，就不仅仅是Altera开发一个处理器那么简单，还要提供相关的IDE和技术支持，还要积极地开发市场，培养用户群。看一下Nios II安装文件中软件和硬件所占的比例就知道了。龙芯选择MIPS体系结构，可以把精力集中到微体系结构的开发上，而不是营造整个生态环境上。 riple

    可以说，龙芯生而逢时，出生在一片沃土上。 riple

    Intel和威盛都生产X86芯片和相关芯片组，Intel也起诉过威盛侵权，起诉的是特定的实现方法，也就是微体系结构，但最终的结果是双方交换了专利授权。没有人鄙视威盛。相反，我们从威盛学到了开发关键专利技术和专利保护的重要性，我们从Intel看到了大公司是怎样利用侵权诉讼打击和阻击竞争对手的。 riple

    如果我们不做龙芯，现在就不可能通过专利交换的手段获得MIPS的授权。就算是花大钱买了专利，做了市场，也是给MIPS打工，掌握不了处理器设计的核心技术。我们通过自己的努力，让MIPS给我们打工，我们的努力没白费。我们通过自己的努力，成功地避免了专利纠纷，这显然是好事。 riple

    从龙芯身上，我们不应该仅仅学习“龙芯精神”，还要学习龙芯选择体系结构的战略眼光，学习龙芯打专利战役的战术。 riple

    此外，我也看到了学习专利知识的重要性。我们做技术的工程师，只关心技术，不关心技术之外的世界，是失误的。 riple

    相关链接：尴尬中国芯：龙芯CPU的艰涩之旅  riple

对照龙芯困境 谈日本CPU的发展道路 riple

    今天偶然在avan老哥的博客里看到了这样一篇文章：一个关于硬盘接口的问题。这个问题前些天我也碰到过，在学习IDE协议时也看到过相关问题的说明，只是每次看到的时候都因为“更重要”的问题而把它忽略了。看到avan老哥能够不耻下问，我也按捺不住，决定一探究竟，消除这个知识盲点。 riple

    查看了ATA-5文档中的相关章节，获得了如下几点认识： riple

1. 在80线的电缆上，可能有三个连接端，依次是：主机端（蓝色，在连接端子的侧面有一个缺口，可以看到里面的金属）、从设备端（黑色）、主设备端（黑色）；在40线的电缆上，这三个连接端的顺序是：主机端、主设备端、从设备端。  riple
2. 引入80线电缆的原因是为了支持UDMA传输方式，所以主机必须区分是何种电缆才能确定采用哪种传输方式。  riple
3. 40线电缆和80线电缆的连接端子是相同的（兼容性的考虑，余出来的40根电缆连接到Ground上），主机通过34脚（CBLID-: PDIAG-）输入的高低电平来判断是哪种电缆。判断的依据来自线缆本身，80线电缆的34脚在主机端是连接到Ground上的。  riple
4. 40线电缆上，主、从设备端34脚和主机端34脚是直接连通的；80线电缆上，主、从设备上的34脚是通过电缆连通的，主机端的34脚连出来的线缆却不连接到任何一个设备端上，而是连接到Ground线上（这是线缆本身的连接方式，不是主板的连接方式）。同一根线，在线缆的不同段落上有不同的连接方式。 riple 
5. 需要注意的是：80线电缆上，34脚在主机端的定义和在设备端的定义是不同的。在主机端34脚被叫做CBLID-，供主机判断电缆的类型；在设备端被叫做PDIAG-，是主设备在上电自检时用来判断从设备是否完成自检的信号。80线电缆上，34脚在主机端是输入引脚（直连到地），在主设备端是输入引脚（连到从设备端），在从设备端是输出引脚（连到主设备端）。如下图所示。 riple

    所以，avan老哥说的对调电缆造成传输速度下降的现象就好解释了。对调前，主机端的CBLID-信号通过80线电缆的主机端34脚连接到Ground线上，主机查询一下就知道是低电平，从而做出正确判断；对调后，主机端的CBLID-信号通过80线电缆的主设备端34脚连接到从设备端34脚上（很有可能悬空），主机查询不到一个确定是低电平的引脚，从而判断电缆为40线，在传输过程中就会采用速度低于UDMA的方式（PIO或MDMA）。 riple

   IDE接口中还有一个CSEL（Cable Select）信号（28脚），它不是用来判断电缆类型的，而是用来配置电缆上的设备是否是主设备的。这个信号在主机端（主板上）连接到Ground上，通过线缆连接到主设备端上，设备通过这个低电平信号知道自己被配置成主设备；电缆上的从设备连接端子在28脚上是和电缆断开的，连接到这个端子上的设备就会认为自己是从设备。这就是为什么两块硬盘都配置成CS方式后，可以连接到同一根电缆上的原因——不同的连接位置决定了设备的主从关系。 riple

    ATA接口发展了这么多年（ATA-8），为了保证向下兼容，产生了许多构思巧妙的设计。这些设计既要利用已有的形式，又要添加新的功能，真是难为了协议制定者。今天看来，ATA接口差不多发展到了头，能用于开发新功能和提升性能的物理形式都用上了。这可能就是并行总线在功能演进上的劣势：空间上的有限性限制了进一步发展的灵活性。而串行协议由于不具备空间上的扩展性，就充分发挥了时间上的可扩展性，在提高速度的同时还可以使功能定义具备极大的灵活性。 riple

    SATA取代PATA应该是历史的必然。 riple

    相关链接：http://www.t13.org/Documents/Default.aspx?DocumentType=4  riple

              http://www.interfacebus.com/Design_Connector_IDE.html#top riple