1

关于投票
学点儿验证——断言验证的优点

下面列举了在设计中使用断言监控器的优点。

设计者的规范性

设计者在设计里加入断言时,会要求自己更仔细地检查设计和提取出来的特征。

可观察性

在设计里增加断言监视器可使设计更利于观察。

可进行形式验证

断言对应于形式验证工具里的特征。设计里插入断言监视器后可以用形式验证工具对其进行验证。

可执行的注释

断言监视器可以看成是对设计特点的说明或对行为的注释。这些注释在行为违约时产生相应的信息。

包括设计描述和测试进程的设计

插入了断言监视器的设计在一个Verilog模块里同时包含了设计描述和测试程序。

——摘自《Verilog数字系统设计——RTL综合、测试平台与验证(第二版)》P152

 

Improved error detection

Improved error isolation

Improved error notification

Reduced debug time—up to 50%

Improved (IP) integration through correct usage checking

Improved verification efficiency through specification

Improved communication through documentation

——摘自Assertion-based Design (2nd Edition)

系统分类: CPLD/FPGA
用户分类: 思而不学则殆
标签: 验证 断言
来源: 原创
发表评论 阅读全文(442) | 回复(0)

1

关于投票
什么是“高级验证方法学”?

A functional verification methodology supports the art and science of verifying electronic systems. Specifically, the AVM is a methodology to build pieces of software, called testbenches, whose function is to verify electronic designs. The AVM provides a structure for developing testbench architectures and a library of base classes and utilities you can use to construct testbenches.

    “功能验证方法学也就是验证电子系统的艺术和科学。AVM是一种构建软件验证平台的方法学,它提供了一个开发验证平台的架构和可以在构造验证平台过程中使用的、带有基类和应用函数的库。” riple

    从上文可以看出,AVM是由两部分构成的:方法(具体说是一种架构)和(支持这一方法的)库。 riple

    这两部分是相辅相成的。没有可循的方法,一个功能丰富而强大的库是用不起来的;没有方便现成的库,一套再高明的方法也是空洞而无用的。 riple

    Mentor在免费提供这一库的同时,还提供了Cookbook,清晰地阐述了AVM的方法,给出了方法的应用实例。 riple

    所以,《高级验证方法学》(即Cookbook)的内容是由方法论介绍和方法论在实际验证中的应用两部分构成的。 riple

    虽然AVM是免费和开放的,而且可以合法地用于第三方工具,但是Mentor在各个场合反复声明“第三方工具需要具备和Questa同样的对Systemverilog特征的支持”。而且,对于这一方法论的使用和咨询、培训,还是Mentor最有权威。这两点,应该是Mentor不为他人做嫁衣的保证。 riple

    对于我这样的“业余”爱好者,采用Modelsim Altera Web Edition对AVM进行学习和试用,是合法而经济的。 riple

系统分类: CPLD/FPGA
用户分类: 思而不学则殆
标签: AVM testbench
来源: 原创
发表评论 阅读全文(600) | 回复(0)

1

关于投票
跨越鸿沟——异步信号的跨时钟域处理

    前些天在网上查找资料时,找到了一篇EDN杂志2003年7月号上的文章:Crossing the abyss: asynchronous signals in a synchronous world。这篇文章是EDN 14th Annual Innovation Awards (2003)的获奖文章,是当年的BEST CONTRIBUTED ARTICLE OF 2003。

    文章的作者是Mike Stein,Paradigm Works公司的工程师。

    这篇文章系统地介绍了跨时钟域信号处理的各种方法,可谓经典。

    这些天总结了先前遇到的几个接口时序问题,跨时钟域信号处理都是其中的难点和易错点。在小组里也遇到一个朋友对这种处理方法存在疑惑,所以把这篇文章整理出来,供大家参考。

    中文版的在这里,从日期上看整整晚了一年,出现在EDN China 2004年7月号上。从这一点上看,学好英文还是很有必要的。

 

    相关文章:ASIC中的异步时序设计

系统分类: CPLD/FPGA
用户分类: 思而不学则殆
标签: 跨时钟域 握手
来源: 整理
发表评论 阅读全文(751) | 回复(2)
总共 , 当前 /