用户登陆  |  注册

riple's Blog:stay hungry, stay foolish.

网站首页  |  博客首页  |  个人主页  |   相册  |   管理

个人信息

  • 个人空间

    博主: riple

  • +加为好友

    +发送站内短信

    +我的博客精华

最近加入的小组

  • Altium Designer Altium Designer
  • ATA协议A、B、C ATA协议A、B、C
  • 点评EDN文章 点评EDN文章
  • CUDAZONE CUDAZONE

博客公告

“求知若渴,虚心若愚”。

进入逻辑设计这个行业不久,喜欢学习新东西,偶有学习心得,和大家分享,欢迎大家批评指正。

本博客内容受《中华人民共和国著作权法》保护,欢迎转载,转载请保留段尾链接信息: riple

 

特别说明一下:Virtual JTAG是一个非常实用的工具,希望更多的朋友把它用起来。

 

欢迎大家到以下小组讨论:

Altera FPGA

The SOPC Builders

ATA协议A、B、C

点评EDN文章

 

欢迎大家访问以下分类,经常更新中:文章汇总

 

写给自己:
落后就要挨打!
师夷长技以自强!
看看《圆明园》,想想我们于国家于民族的责任,想想我们现在该做什么,五年后、十年后该做什么,二十年、五十年后该做什么。

我的分类

Signal Tap II  (6)

SOPC Builder  (13)

Virtual JTAG  (8)

亡羊补牢  (6)

有感而发  (10)

Real JTAG  (4)

路见不平  (2)

纸上得来终觉浅  (4)

Timing Analysis  (6)

FSM优化  (7)

文章汇总  (7)

Quartus II  (10)

思而不学则殆  (3)

数字之外  (2)

学然后知不足  (2)

大势所趋  (8)

Tcl/Tk  (7)

博客日历

<2008年5月>
日一二三四五六
27282930123
45678910
11121314151617
18192021222324
25262728293031
1234567

博客广告

日志档案

2008年份  (28)

2007年份  (60)

2006年份  (17)

最新日志

· 不走寻常路——我看Altium

· 我爱这土地

· 这不就是“可综合的断言监控器”么?!

· EETChina上的名词解释

· 学点儿验证——断言验证的优点

更多>>

最新评论

· 字儿好小,看起来很累呢,sigh

· 一语点醒梦中人!

· 时许分析工具不知道你的设计是“过约束”的,只能按照你提供的约

· 搜到你的网页,请教一个问题:)在设计中往往对一个时钟加比较严

· 不过对于ALTIUM对待盗版的态度,我是颇有微词的,曾经他们

友情链接

·版主做人很厚道

·林夕依然

·不会游泳的鱼

·羊习习的blog

·千江有水千江月

·FPGA乐园

·阿弯是不老哥

·linjin305's blog

·skycanny的笔记(副站)

·zl0801的blog

·IC设计的好去处

·DSP 开发实践者

·southcreek的博客

·billa's blog

·长天秋水

·许鲁与蓝鲸存储

·电脑圈圈

·vip804

·VK

·sucra's Blog

·李国杰的博客

·豆角烀饼,笑看风云

·Michael Barr's Embed

·olivernie

·丛秋波的博客

·jerryzhang8023

·linkair

·郭任的学习笔记

·我成功求职纬创的经历

·上海情报服务平台

·说不完的故事

·筑联国际

·普兰电子

·NiosII软件架构解析

·研发管理博客

·国学

·FPGA参考设计资源

·cpu与fpga接口

·飞翔网@科幻论坛

·星空日志@科幻博客

·jameswang0

·金曦的blog

·龙芯专题

·Arthur C.

·NetYourLif

·freepatent

·asic world

·VLSI bank

·asic-soc

·逻辑动力

·FreeModels

·EEwiki

·Aldec Help

博客信息

日志总数:105 篇

评论数量:279

访问次数:100980

访客记录

  • bhskzy9
  • cjing
  • liaoxuming
  • auroradst
  • zx
  • Jameswang050574
  • QuartusII设置的管理--如何备份和转移设置内容 2007-1-6 11:50:18
  • QuartusII命令行操作--如何建立可移植的工程 2007-2-3 10:04:05
  • Denali,一个不错的公司,一些不错的想法 2007-2-6 18:14:49
  • JTAG协议学习笔记--远程边界扫描测试的实现 2007-2-8 18:10:49
  • 答avan的“一个关于硬盘接口的问题” 2007-2-12 15:51:32
  • ATA协议的新发展——ATA体系结构模型和一些想法 2007-3-12 22:21:44
  • 双向总线的HDL描述--从图形开始 2007-4-4 13:53:02
  • TimeQuest就一定要搞定——为什么一定要搞定 2007-4-24 12:05:51
  • TimeQuest就一定要搞定——时序分析基本概念 2007-4-26 13:14:18
  • 原来龙芯,国产的。 2007-4-26 18:50:05
  • TimeQuest就一定要搞定——时序分析基本公式 2007-4-28 23:08:36
  • 学习Tcl(续二) 2007-5-7 23:20:30
  • TimeQuest就一定要搞定——取值为负数的建立时间 2007-5-9 22:31:51
  • 《SystemVerilog验证方法学》中文版首发式 2007-5-15 12:10:08
  • 把SOPC Builder用于非Nios系统开发 2007-6-3 13:36:54
  • SOPC自定义模块的添加和接口信号的自动识别 2007-6-10 14:51:50
  • Avalon接口类型浅析——Avalon-MM接口与Avalon-ST接口辨析 2007-6-15 8:00:51
  • Avalon-MM设备Wrapper示例 2007-6-17 10:38:09
  • Avalon-MM接口地址对齐方式浅析 2007-6-17 14:31:03
  • Avalon-MM接口中waitrequest信号的实现 2007-6-20 20:28:16
  • 学习Tcl(续三) 2007-7-4 13:11:59
  • LPM的来历 2007-7-8 23:36:57
  • Magafunction的用法 2007-7-10 21:21:02
  • Upgrading from .PTF-format to .SOPC-format 2007-7-12 21:07:03
  • Avalon_Microsequencer初步调试成功 2007-7-14 21:36:33
  • Avalon_Microsequencer结构浅析 2007-7-15 23:03:47
  • Avalon-MM总线上的vjtag master总线调试工具 2007-7-23 22:43:19
  • Avalon-MM总线传输方式特点归纳 2007-7-30 21:17:43
  • Avalon-Microsequencer简单汇编器的实现方案 2007-7-30 22:24:15
  • “你好,时序问题,好久不见啊!” 2007-8-6 16:29:36
  • FPGA时序问题一例——同步接口和输出寄存器布局位置约束 2007-8-8 7:29:46
  • FPGA时序问题一例——异步接口和毛刺敏感电路保护 2007-8-14 23:07:25
  • FPGA时序问题一例——电磁干扰和引脚驱动电流约束 2007-8-22 20:06:56
  • 跨越鸿沟——异步信号的跨时钟域处理 2007-8-22 22:21:15
  • 是时候学习SystemVerilog了 2007-8-24 21:37:23
  • 《高级验证方法学》(AVM Cookbook)中文版首“发” 2007-8-31 21:28:14
  • 不打“星际”好多年 2007-9-2 21:14:46
  • 什么是“高级验证方法学”? 2007-9-2 21:44:47
  • 验证方法文章汇总 2007-9-5 13:43:24
  • Intel devising new interconnect scheme 2007-9-5 13:49:35
  • To all my teachers, with love 2007-9-10 9:11:46
  • 学习Tcl(续四) 2007-9-13 22:11:25
  • 国内外专利新闻汇总 2007-9-14 13:05:01
  • 学习Tcl(续五) 2007-9-14 22:21:46
  • 行业趋势文章汇总 2007-9-18 13:12:28
  • 设计原理文章汇总 2007-9-18 13:21:37
  • 技术实践文章汇总 2007-9-18 13:35:08
  • Digilog:数字工程师心中的模拟概念 2007-9-19 17:30:55
  • 学习Tcl(续六)——纠正自己一个错误的概念 2007-9-25 17:08:07
  • 学习SystemVerilog(一)——不学习它的理由 2007-10-13 14:32:25
  • 学习SystemVerilog(二)——学习它的理由 2007-10-14 8:44:39
  • FSM的几种“口味” 2007-10-21 13:51:18
  • StateCAD——简介和使用心得 2007-10-27 10:43:37
  • 在Quartus II中快速更新FPGA片上存储器初始值的一种方法 2007-11-15 21:53:33
  • FSM的时序优化——输出逻辑同步和响应速度 2007-11-18 20:36:34
  • 由avan的一幅图想到的... 2007-12-7 9:56:37
  • PATA硬盘接口的设备端UDMA协议实现要点分析 2007-12-10 15:16:42
  • Avalon-Microsequencer简单汇编工具开发成功 2007-12-14 23:04:19
  • 参观徐悲鸿纪念馆有感 2007-12-15 21:25:42
  • Happy Holidays from ModelSim & Questa 2007-12-20 9:13:41