标签：
可以直接指导实践的 可以改进工作方法的
实践性的：可以直接指导实践的，可以改进工作方法的。
PCB prototypes add value in the design process
Swapping bits improves performance of FPGA-PWM counters
How to enhance signal integrity in high density FPGA based designs
一篇关于如何测试高密度引脚FPGA之间电路连通性的文章。
FPGA的可编程特性使得这样的测试成为可能，FPGA与CPU连接电路的连通性恐怕就不这么好测试。
Digital Signal Processing Tricks - Frequency Translation without multiplication
FPGAs for motor control applications
在LP做研究生课题时，用到了dsp56f805数字信号控制器，这款芯片一个主要应用领域就是电机控制，此外还有语音信号处理。片上的一个外设就是quadrature encoder，当时没看懂。在这篇文章里就介绍了quadrature encoder的应用。
Maximizing Performance and Reliability of FSMs with Precision Synthesis
先放在这里，抽空读一下，把要点摘抄出来。
CVS Version Management in HDL Designer Series
CVS是工程开发必不可少的工具，我在工作中一直使用。曾经用Tcl开发过几个自动上传下载并编译执行的脚本。
这篇文章介绍了CVS在HDL Designer中的使用，介绍的原则应该可以用于Quartus II工作环境。可以考虑用Tcl开发，然后在Quartus II工作界面上添加自定义的Tcl按钮。
How to prototype your ASIC, SoC, or ASSP using FPGAs
FPGA是ASIC设计者的一道普通难题？
接口芯片：逻辑与严酷现实之间
FPGA设计的验证技术及应用原则
Interfacing FPGAs to DDR3 SDRAM memories
Guidance for Accurately Benchmarking FPGAs。鹬蚌相争，渔人得利。行业巨头的竞争产生了这样的文档。我可以按照文档的原意使用之，也可以把这篇文档作为在两个厂商之间转换设计的指导文档，也可以用作榨取器件性能的指导文档。
Advantages of the Virtex-5 FPGA 6-Input LUT Architecture。反唇相讥，针锋相对。竞争就是这样的。通过这篇文档，看到Xilinx器件相对于Altera器件的一大优势是LUT和FF可以分开使用，至少部分是这样的；不像Altera的，单独用LUT（组合逻辑）或单独用FF（时序逻辑）是很吃亏的。
Plugging hardware-based compression into a server
跨越异步时钟边界传输数据的解决方案骨灰级的前辈写的文章，此人拥有关于FIFO的多个专利。英文原文在此Moving Data across Asynchronous Clock Boundaries；此人的一篇Gray计数器专利在此Method and system for gray-coding counting，一定要拜读一下。
RTL for Z8000 series CPU?几位骨灰级前辈的跑题讨论。想俺当初毕设就是改写了一款8051的RTL，当时还真为专利、侵权的问题考虑了很多。
Digital Design with just one clock at one edge这个论坛上有太多的好东西了，惊喜！
SPI software coding
Surprise, surprise: Intermittent power-on reset problem reveals decades-old secret of 8052从一接触51，就发现PIO端口的电路设计很麻烦，尤其像2051这样的mini版。这篇文章给出了一个P0口使用的注意事项，以及误用后的电路表现。
Only Code Has Value?
Do engineers really do R&D?预研项目和工程项目确实有很大的差异。制定时间表是立项的重要内容。制定得准确与否，是立项工作质量的判断标准。“小步快跑”，滚动式开发是个不错的方式。
Mon Jan 7 2008 11:01:54 UTC+0800 Get research out of development上一篇文章的系列二
Common mistakes in electronic design电子系统的可靠性设计，在设计PCB时，这些经验是很宝贵的，甚至是难得的。
Tue Dec 18 2007 09:57:20 My Gray Code article saves the day!真正的技术实践。不过，解决SSN这一问题的方法可能不只是减少信号的SS（瞬时翻转），减小信号的驱动电流应该起到同样的作用。
Wed Dec 19 2007 09:10:37 Using DCFIFO for Data Transfer between Asynchronous Clock DomainsAltera 第一次给出了完整的跨时钟域数据传输解决方案，够权威。
Understanding Clock Domain Crossing IssuesCDC
How to quantify FPGA system-level simultaneous switching noise in a chip/package/PCB designSSN
Tue Jan 8 2008 17:37:51 UTC+0800 调节多核处理器硬件适应软件设计方法
硬件和软件设计是两种本质上不同的工作。无论硬件设计语言多么像一个软件，它进行的仍然是硬件设计。硬件语言对结构进行定义，并且设计流程最终要进行结构的实体化。但是，软件工程师正越来越多地使用C编程技术来设计系统功能；现有的工具支持使用软件或硬件方法来设计系统功能。
软件实现的方法更偏向于过程导向。它考虑的是“如何去做”而不是“构建什么”的问题，因为从传统观点来看，已经不需要再构建什么了 - 硬件都已经被构建好了。在真正基于软件的设计方法中，关键的功能不是被构建到一种结构中去，而是在一个已经构建好的系统中被结构执行的。灵活性是基于软件的实现方法的优势：在系统出厂后仍能快捷地对其进行改变。虽然FPGA也能现场编程，但改变软件设计要比构建硬件快捷地多。
由于硬件和软件设计存在着差异，因此硬件和软件的设计者所考虑的问题是不同的。硬件工程师不可能只通过改变编程语言的语法，就能转变成软件工程师。反之，软件工程师也不可能因为硬件设计中需要软件的参与，就能转变成硬件工程师。因此，不能轻率地就让软件工程师加入到处理架构的设计中来。
此外，硬件工程师、软件工程师或项目经理都不会同意将一个基于硬件方法的设计交给一位软件工程师去完成。软件工程师做出关于硬件的决定时所使用的方法，极有可能得到熟悉类似编程语言的另一位软件工程师的认同。
Thu Jan 17 2008 13:19:33 UTC+0800 加速FPGA系统实时调试技术关于泰克的FPGA外部逻辑分析仪原理的好文章！
Fri Jan 25 2008 13:59:54 UTC+0800 提高ASIC验证的速度与可视性
Fri Jan 25 2008 14:07:47 UTC+0800 基于FPGA的网络处理技术的性能和灵活性分析
Fri Jan 25 2008 15:33:06 UTC+0800 利用FPGA平台解决接口的总线速度瓶颈。原理：1. 通过FPGA直接访存提高了数据传输速度；2. 通过增加一片SDRAM减少了单端口RAM访问冲突问题。
Fri Jan 25 2008 16:51:24 UTC+0800 提高FPGA设计生产力的工具、技巧和方法指南。本文揭示了可视化技术在时序分析中的重要作用。
Fri Jan 25 2008 18:17:53 UTC+0800 How to achieve timing-closure in high-end FPGAs。Physical Synthesis最初是Synplicity从ASIC设计流程里引入到FPGA流程里的，后来一些FPGA厂商的EDA工具也加入了这一功能。现在，Synplicity否定了“物理综合”的效果，转用“图形综合”。究其原因，是因为时序收敛不仅仅取决于P&R，还从根本上受到S的影响。但是对时序收敛来说，S&P&R的过程不是线性的，导致S之后的时序分析结果很不准确，由这个结果反馈回S仍然不能得到准确的结果，只有经过S&P&R的全流程才能获得准确的结果，所以S&P&R的过程必须经过多次反复，而且还不一定收敛。如果在S&P集成在一起的步骤之后才进行时序分析，则结果就很准确了，该结果再反馈回S&P进行RTL修改和时序约束，就能够逐步收敛，而且该过程引入的反复开销很小。对于FPGA来说，“物理综合”是以布局为中心的，更适用于ASIC；而“图形综合”是以布线为中心的，符合FPGA的物理结构。
Avoiding pitfalls in managing embedded systems projects 嵌入式系统工程管理。
信号完整性验证个案分析
利用SmartCompile和赛灵思的设计工具进行设计保存，关于增量编译原理的X文，尤其是Partition边界对时序影响部分很好。
Comparing IP integration approaches for FPGA implementation，SOPC Builder仍然是最先进的系统互连自动生成工具。
用FPGA构建PCI Express端点器件的最佳平台，其中系统架构和运行效率分析的方法值得借鉴。
基于FPGA的IDE硬盘接口卡的实现，好文章，对我的工作有很大的参考价值。
四大FPGA供应商专家谈FPGA设计诀窍，看看四大门派都有些什么说法。
Sat May 3 2008 15:10:38 UTC+0800 Accelerating development and lowering risk the industry must grow from being centered on IP blocks to offer and use IP subsystems.
Sat May 3 2008 20:56:52 UTC+0800 What floorplan information is needed for synthesis Modeling interconnect delay during synthesis has always presented a "chicken-and-egg" problem.
系统分类:
CPLD/FPGA | 用户分类:
文章汇总 | 来源:
整理 | 【推荐给朋友】