标签：
verilog LFSR
老师说只能遍历2n-1个随机数字,我改了一下,改成2n个遍历.
相关verilog代码如下,希望师兄师姐们多多指导.我学微电子快三个月了.觉得挺不错的。先去上低功耗的课了.
module ran_reg_bas_mod(input wire clk,output reg [3:0] q);
wire a,b;
initial
begin
q[0]={$random}%2;
q[1]={$random}%2;
q[2]={$random}%2;
q[3]={$random}%2;
end
assign a=((q[0]&(~b)))|((~q[0])&b),b=~(((~q[3])&(q[0]|q[1]|q[2]))|(q[3]&(~(q[0]|q[1]|q[2]))));
always @(posedge clk)
begin
q[0]<=b;
q[1]<=a;
q[2]<=q[1];
q[3]<=q[2];
end
endmodule
系统分类:
汽车电子 | 用户分类:
无分类 | 来源:
原创 | 【推荐给朋友】 | 【添加到收藏夹】