<?xml version="1.0" encoding="gb2312"?><rss version="2.0"><channel><title>shaobing866的博客</title><link></link><description></description><language>zh-cn</language><generator>Goodspeed Rss</generator><ttl>2</ttl><pubDate>Fri, 25 Jul 2008 13:56:58 GMT</pubDate><category></category><copyright></copyright><docs></docs><item><title>LVDS</title><pubDate>Sat, 26 Apr 2008 10:53:12 GMT</pubDate><link>http://blog.ednchina.com/shaobing866/109678/message.aspx</link><description>LVDS(Low Voltage Differential Signaling)低电压差分信号即低压差分信号传输 ，是一种满足当今高性能数据传输应用的新型技术。 由于其可使系统供电电压低至 2V，因此它还能满足未来应用的需要。 此技术基于 ANSI/TIA/EIA-644 LVDS 接口标准。 LV</description><comments></comments><guid>http://blog.ednchina.com/shaobing866/109678/message.aspx</guid><category></category><author>shaobing866</author></item><item><title>扩展汉明码的verilog hdl 实现</title><pubDate>Thu, 24 Apr 2008 13:59:16 GMT</pubDate><link>http://blog.ednchina.com/shaobing866/109112/message.aspx</link><description>源代码：module mhammingd16(hamin,dataout,ce,de,inter); input [21:0] hamin; output [15:0]dataout; output ce; output de; output inter; reg ce; reg de; reg i</description><comments></comments><guid>http://blog.ednchina.com/shaobing866/109112/message.aspx</guid><category></category><author>shaobing866</author></item></channel></rss>