标签：
无标签
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity CNT4 is
Port ( CLK : in STD_LOGIC;
Q : out STD_LOGIC_VECTOR (3 downto 0);
fn:out std_logic_vector(1 downto 0);
en:out std_logic_vector(1 downto 0));
end CNT
阅读全文
类别：Vhdl 查看评论
系统分类:
单片机 | 用户分类:
无分类 | 来源:
无分类 | 【推荐给朋友】 | 【添加到收藏夹】