标签：
DSP
上午了解了一下Picochip的一些产品方案，觉得挺有意思的。
个人认为，DSP和CPU未来的发展趋势是单/多芯片多处理器阵列，或者可以叫做是处理器海。现实的问题一个是集成度，一个是互连模型，还有一个是MPI程序设计。Picochip提出了一个挺有创意的解决方法，用于无线基带处理。
picoChip 的 picoArray 器件是一种异类处理器的整体并行阵列。一块芯片上带有 430 个带有各自独立的本地数据和程序存储器的CPU器件。每个CPU的运算能力与一颗ARM9处理器相当。网状互连结构将这些处理器元件连接在一起。各个元件均具有多个不同的特性，并且这些器件均支持两种独特的运算类别，例如，数据流和控制。处理器阵列的结构如下图：
具体的内容可以浏览picochip的网站。简单的介绍一下与其他DSP处理器的性能对比：
| DSP |
时钟频率 |
性能 |
| picoChip PC102 |
160MHz |
197.12GIPS and 38.4GMACS |
| Freescale MRC6011 |
250MHz |
48GIPS and 24 GMACS |
| ADI TS201 |
600MHz |
4.8GIPs and 4.8GMACS |
| TI C6416 |
720MHz |
8.64GIPS and 2.88GMACS |
单从处理容量来看，是很吸引人的，应该说可能会是一个重要的发展方向之一。但是基于总线Switch的结构会不会降低整个芯片的IO带宽，使之不适合于高速数据流的处理？多处理器之间的通信怎么保证低延迟和高带宽？并行处理程序该怎么设计？。。。。好多问题可能都要深入了解之后才有答案吧，过几天有时间就好好的研究一下。
就技术上而言，个人同样看好的还有Tensilica的基于可配置处理器方案和Impulse C的C2H方案，至于哪个技术是以后的发展方向，现在恐怕还很难说。
系统分类:
DSP | 用户分类:
New Inspiration | 来源:
原创 | 【推荐给朋友】 | 【添加到收藏夹】