<?xml version="1.0" encoding="gb2312"?><rss version="2.0"><channel><title>starow的博客</title><link></link><description></description><language>zh-cn</language><generator>Goodspeed Rss</generator><ttl>2</ttl><pubDate>Sun, 07 Sep 2008 09:15:44 GMT</pubDate><category></category><copyright></copyright><docs></docs><item><title>verilog 问答式学习</title><pubDate>Tue, 19 Feb 2008 11:36:56 GMT</pubDate><link>http://blog.ednchina.com/starow/84963/message.aspx</link><description>1. Verilog HDL 是在哪一年首次被IEEE标准化的？ Verilog 语言于1995年成为IEEE标准，称为IEEE Std 1364－1995。 2. Verilog HDL支持哪三种基本描述方式？ 行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使</description><comments></comments><guid>http://blog.ednchina.com/starow/84963/message.aspx</guid><category></category><author>starow</author></item><item><title>FPGA的简介</title><pubDate>Wed, 28 Mar 2007 14:38:02 GMT</pubDate><link>http://blog.ednchina.com/starow/19608/message.aspx</link><description>1、什么是FPGAsFPGAs（Filed Programmable Gate Array)就是是一些可编程数字逻辑芯片，也就是说我们可以在上面编程实现几乎任何的数字功能。 下面是进行FPGA开发的一般流程：首先，我们要通过计算机来描述出所要实现的逻辑功能——画原来图或者通过语言（如HDL）都可以。</description><comments></comments><guid>http://blog.ednchina.com/starow/19608/message.aspx</guid><category></category><author>starow</author></item></channel></rss>