EDN首页   博客首页 用户登陆  |  注册
发表于 2010/1/26 17:04:46

0

关于投票

PCB设计指南(7)过孔via

PCB设计指南(1)PCB板材料

PCB设计指南(2)层叠

PCB设计指南(3)爬电距离

PCB设计指南(4)阻抗受控传输线

PCB设计指南(5)参考平面

PCB设计指南(6)布线

PCB设计指南(7)过孔via

 

Via(过孔)

   “过孔”通常指印刷电路板上的镀锡过孔。在许多应用中要求通孔足够大以适应直插元件的管脚，而在高速电路板主要用过孔来改变走线所走的信号层，或者用过孔来连接SMT(表面贴元件)到所要求的参考平面，也有的是用过孔来连接相同电位的参考平面。

 

过孔的分类

 

点击看大图

 

盲孔(Blind Via)：指位于印刷线路板的顶层和底层表面，具有一定深度用于表层线路和下面的内层线路的连接，孔的深度与孔径通常有一定的比率。

埋孔(Buried Via)：指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。

通孔(Through Via）：孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。通孔在工艺上好实现，成本较低，所以一般印制电路板均使用通孔。

通常如果是用于走线变换信号层的过孔一般采用绿油覆盖或绿油填充过孔，而用于测试的过孔通常要露出镀锡焊盘。BGA芯片扇出的过孔，一般情况下是要用绿油覆盖的，而不管PCB板的设计怎么或者你是否有要求，BGA球之间本来就很靠近，过孔焊盘的裸露很容易就会导致BGA焊球与过孔短路。采用Protel或Allegro等PCB设计软件时，修改相应的过孔绿油层即可，或在最后出gerber文件时不出绿油层gerber即可。

 

过孔的容性(Capacitance of Via)

由于受成本的限制，一般的PCB板设计都只使用通孔，本文下面所说的过孔(via)都是指通孔(Through Via)。

每个过孔都有对地的寄生电容。寄生电容的近似计算公式如下：

 

 

D2=(Anti Pad)地平面的绝缘直径，单位inch

D1=(Regular Pad)过孔周围的焊盘直径，单位inch

εr=电路板材料的介电常数

C=过孔的寄生电容，单位pF因为这个电容与过孔的大小成正比，所以高速电路设计中走线过孔必须尽可能小，以避免由于大电容负载而使得信号衰减。由上边公式也可以知道，如果焊盘尺寸(D1)接近于绝缘孔直径(D2)，过孔的寄生电容就会更大。因此绝缘孔直径要比过孔焊盘尺寸要大得多，一般取值：(可参考Allegro学习笔记之7——焊盘设计)


Regular Pad >= DRILL_SIZE + 16MIL (DRILL_SIZE<50)（0.4mm 1.27）
Regular Pad >= DRILL_SIZE + 30MIL (DRILL_SIZE>=50)（0.76mm 1.27）
Regular Pad >= DRILL_SIZE + 40MIL (钻孔为矩形或椭圆形时)（1mm）

Anti Pad直径＝Regular Pad直径＋10mil

 

 

过孔的电感(Inductance of Vias)

当过孔连接去耦电容到地平面或通过过孔把地平面之间连起来时，过孔的电感变得比它的电容更重要。每个过孔都有寄生串联电感。过孔的物理结构很小，就像电路连接到一个元件。寄生串联电感的首要影响在于它减弱电流旁路电容的作用，这将危害整个电源滤波的设计。

电感的大小近似：

 

 

L=过孔的电感，单位nH

h=过孔的长度，单位inch(通孔Through Via的话，h相当于板厚board thickness)

d=过孔的直径，单位inch(电镀通孔的内表面直径，等于Drill Size+Via Plating Thickness)，其中如果采用直插元件

DRILL_SIZE >= PHYSICAL_PIN_SIZE + 10MIL

 

因为这个等式用到了对数，所以改变过孔的孔径对电感的影响很小。

减小过孔的长度(电路板板厚)或并联使用多过孔(相当于并联多几个电感)能使电感的值减小。因此，在每个器件的管脚端用两个并联的过孔连接去耦电容到地平面。板上每隔一段距离打多个过孔连接到地平面，能得到很小对地寄生电感。

 

点击看大图

 

还要注意的是孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀(plating)等工艺技术的限制：孔越小，钻孔加工工艺越难，需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块6层PCB板的厚度（通孔深度）为50Mil左右，所以一般PCB厂家能提供的钻孔直径最小只能达到8Mil。下图是北京普林拓展的PCB的技术指标：

http://www.plpcb-fpc.com/yxdlb.asp

点击看大图

过孔电容电感计算例子：

 

D2=50mil

D1=28mil

εr=4.7

过孔的电容为

 

h=63mil

d=16mil(镀锡过孔的内径)

这部分电容引起的上升时间变化量为

从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。

过孔的电感为

如果信号的上升时间是1ns，那么其等效阻抗大小为：

这样的阻抗在有高频电流的通过已经不能够被忽略

    关于过孔电容和电感的就算也可以用Saturn PCB Design Toolkit软件计算，Saturn PCB Design Toolkit下载地址：

http://www.saturnpcb.com/pcb_toolkit.htm

点击看大图

 

可以看到软件计算的结果与手算的结果一致。

Saturn PCB Design Toolkit的软件帮助如下

    http://www.saturnpcb.com/toolkit_help.htm

 

连续返回电路路径

尽管推荐不要改变高速信号走线的所在的信号层，但有时候还是需要改变走线的层，这时候必须确保连续的返回电流路径。下图的图(1)显示了单层信号层改变，图(2)显示了多层信号层改变。

 

                               

(1)单层改变的返回电流路径

 

    如果只有一层参考平面(Ground plane)的话，返回电流路径如上图所示。

点击看大图

(2)多层改变的返回电流路径

 

如果有两层参考平面都是Ground plane的话，在这种情况下，应该在信号过孔旁边放置一个连接两个地平面的过孔，确保返回电流路径连续。返回电流路径如上图所示。

 

点击看大图

 

如果参考平面是两个不同的电位，如一层是电源，一层是地平面，如上图，这样的话，电流返回路径变得很乱，因为这需要三个过孔和一个去耦电容。回路电流路径从电源层开始，再穿过电源过孔，通过去耦电容流到地过孔，最后回到地平面。

电流的返回路径有多个过孔和去耦电容组成，形成好大的电感，因此破坏了信号完整性和增加了电磁干扰(EMI)。如果可能，高速走线尽量避免变换叠层，不然的话，会使板子性能恶化使设计变复杂，和增加了生产成本。

 

高速PCB中的过孔设计

根据过孔的寄生特性分析，可以看到在高速PCB设计中，Via的使用回个电路设计带来了很大的负面效应，为了减小过孔的寄生效应，我们在实际设计PCB板的时候要注意：

1．从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子(如有BGA封装)，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。

2．上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄生参数。

3．PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。

4．电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。

5．在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。

 

 

过孔的应用实例分析

PCB板的过孔，按其作用分类，可以分为以下几种：

1)     信号过孔(过孔结构要求对信号影响最小)

2)     电源、地过孔(过孔结构要求过孔的分布电感最小)

3)     散热过孔(过孔结构要求过孔的热阻最小)

 

 

 

上图的过孔是接地过孔，在走线的Via孔附近加接地Via孔德作用是给信号提供一个最短的回流路径。信号在换层的过孔，就是一个阻抗的不连续点，信号的回流路径将从这里断开，为了减少信号的回流路径所包围的面积，必须在信号过孔的周围打一些地过孔提供最短的信号回流路径，减少信号的EMI辐射。这种辐射随信号的频率的提高而明显增加。

 

点击看大图

 

其他参考资料

过孔以及90度拐角对信号的影响http://www.ultracad.com/articles.htm

“The Effects of Vias on PCB Traces” by Dr.Doogls Brook
"90 Degree Corners The Final Turn" by Dr.Doogls Brook

[attach]123964[/attach]

 

过孔和回流路径不完整对信号质量的影响

"Via and Return Path Discontinuity Impact on High Speed Digital Signal Quality" By Qinlun Chen Intel corp.

[attach]123965[/attach]

 

本文参考资料

1)      印刷电路板的过孔

http://www.dzsc.com/data/html/2008-5-21/63027.html

2)      High-speed Digital Design-A Handbook of Black Magic,Johnson & Graham

3)      SLLA284 –Digital Isolator Design Guide, TI Developer's Guide

系统分类: PCB  |  用户分类: PCB电路板设计  |  标签: PCB Via 过孔 SMT Ground plane  |  来源: 整理  | 

点击查看原文

发表评论 阅读全文(493) | 回复(4)

发表于 2010/1/26 16:43:11

0

关于投票

PCB设计指南(6)布线

PCB设计指南(1)PCB板材料

PCB设计指南(2)层叠

PCB设计指南(3)爬电距离

PCB设计指南(4)阻抗受控传输线

PCB设计指南(5)参考平面

PCB设计指南(6)布线

PCB设计指南(7)过孔via

 

布线(Routing)

为了保持信号的完整性(signal integrity)和避免噪声的引入及降低电磁干扰(EMI)，制定PCB的布线规则和摆放元件的指南是非常必要的。预防措施有很多，本节只是提供推荐一些布线规则。

 

(1)    为了将串扰降至10%以下，需保持两条信号走线中心距是高速信号层到接地层距离的三倍(d=3h)。信号走线下的回流密度遵循1/[1+(d/h)2]函数，因此其在d>3h点上的电流密度会非常低，从而避免邻近走线中出现较大的串扰。

 

 

 

 

    总电流的80%在信号走线下面等于走线6H(3Hx2)的宽度流过。因此避开这个距离，返回电流的密度就能降到最小，从而减少对另一信号线的串扰。

 

(2) 使用45o走线弯曲(或者斜切式弯曲)而非90o弯曲，可保持有效的走线阻抗并避免信号反射。

 

 

(3)为了实现在噪声环境下的工作，将隔离器的配置输入端通过一个过孔连接到合适的参考层。将高电平有效配置输入端连接到电源层，同时将低电平有效配置输入端连接至接地层。

 

(4) 当走线挨着过孔或在过孔间走线时，必须保证过孔的空隙(如阻焊盘或热风焊盘)不会中断在地平面的返回的电流路径。如果一旦过孔的空隙在返回电流路径上时，返回的电流会自动寻找一个低电感的路径绕过空隙。这样做的话，它可能会在其他信号线下面交叉，造成交叉串扰，增加电磁干扰(EMI)。

 

点击看大图

 

P100,High-speed circuit board signal integrity,By Stephen C. Thierauf

 

(5) 避免信号在各层来回走线，因为过孔的增加，电感必然增加，从而使得信号路径电感增加。

 

(6)信号线在不同层之间走线不可避免，这将会有一个走线过孔和一个返回过孔。在这种情况，尽可能使用最小孔径的过孔，使得增加的电感最小。

 

(7)使用完整的电源平面和地平面，以控制阻抗及降低电源噪声。

 

(8)在隔离器与周围电路之间使用较短的走线长度可避免噪声引入。数字隔离器通常会带有隔离式DC/DC转换器，后者提供了跨越隔离层的电源。由于隔离器的单端传输信号对噪声引入过于敏感，因此邻近DC/DC转换器的开关噪声可以很容易被长信号走线引入。

 

(9) 将大容量电容(比如10μF)置于靠近电源如稳压器旁，或是在电源进入PCB的地方。

 

(10) 在器件上安装小容量的0.1μF或0.01μF旁路电容。将电容的电源端直接连接至器件的电源端，然后通过两个孔连至Vcc层，经两个过孔将电容的接地端连接至接地层。

 

点击看大图

系统分类: PCB  |  用户分类: PCB电路板设计  |  标签: 布线 Routing EMI EMC signal integrity  |  来源: 整理  | 

点击查看原文

发表评论 阅读全文(506) | 回复(0)

发表于 2010/1/26 16:32:57

0

关于投票

PCB设计指南(5)参考平面

PCB设计指南(1)PCB板材料

PCB设计指南(2)层叠

PCB设计指南(3)爬电距离

PCB设计指南(4)阻抗受控传输线

PCB设计指南(5)参考平面

PCB设计指南(6)布线

PCB设计指南(7)过孔via

 

参考平面(Reference Planes)

很多时候多层PCB板上要放置电源平面和地平面，而且要在高速信号放在TOP层，那么地平面(Ground Plane)就要紧跟着放在第二层。参考平面的设计目的除了使传输线阻抗与设计要求匹配外，还有一个目的就是提供一个地电感的返回电流通路，使之减少电磁干扰(EMI)。

 

点击看大图

    

     一个流过交流信号的导线，横截面积可以被看做点电荷。所形成的电场如上图A，而形成的磁场与电场垂直，这样的话磁场就是一个以导线中心为圆心的同心圆。松散或没有电耦合使电流所流动形成的横向电磁(TEM)波，自由地向外部环境辐射，造成了严重的电磁干扰（EMI）。

    

 

       放置一个地平面(Ground plane)

 

当于在地平面反面存在一个镜像，方向相反的大小相等的电流这样的话，它们相反的磁场就会相互抵消掉了，但它们的电场合成。两个导体的横向电磁波(TEM)被它们的磁场所消耗了，不能向外辐射环境。只有很少很少的边沿场在外边合成(couple)，因此电了磁干扰(EMI)明显很小。

 

无论电流流到哪里，肯定有一个电流环路，最后流回电源。当信号电压改变时，电流通过传输线的分布电容流到返回通路，从而流回电源。

 

 点击看大图

 点击看大图

 

     返回电流必定选择流过阻抗最小的通路。

>任何系统上的电流必然要流回源；

>返回电流必然流过阻抗最小的通路，在大部分情况下就是电感最小的通路；

 

           A——信号通路

           B——低频最短返回通路(最小电阻)

           C——高频最短返回通路(最小电感)

   其实归根到底是返回电流会选择阻抗最小的通路。

 

    在高频的时候，返回电流流过最小电感的回路，而不是最小电阻的回路。究竟什么是”高频(high frequencies)”呢？可以参考下面例子。

 

点击看大图

 

例子：上图显示了一个参考平面(GND Plane)上面的微带线和U型走线的尺寸大小。A是源，负载在U型走线的另一端D点。非常低频(very low frequencies)的时候，返回电流将直接从负载D点流到源A点，在表面流过而不是沿着U型微带走线下面流回A点。在高频的时候，由于点A->B->C->D->A形成的环路面积(Loop area)很大，因而阻抗很大，而点A->B->C->D->C->B->A这个回路虽然比低频的时候长，但所形成的环路面积小，从而使形成的电感(也可以说阻抗)比较小，所以高频时返回电流选择沿着信号线下边的地平面所形成的回路流回电源。

 

 

       图2显示了PCB在1kHz时的电流密度，电流沿着走线从A(Source)流到D(Load)，截止直接从Load顺着地平参考面(ground-reference)流回源Source。

 

 

当频率变为1MHz时，电流就选择不同的路径。在这个频率下，返回电流不直接从Load流回Source，而是沿着走线下面流回Source。虽然这个路径的长度比图2的路径长度长，但电感小得多，因而阻抗小很多。

在50KHz的时候，一些返回电流选择直接路径(A->B->C->D->A)，一些返回电流选择长度长一些，电感低一些的路径。

这两条路径可以通过公式1所给出的计算矩形电感的近似公式算出

 

点击看大图

 

 使用这个公式，我们计算出低频路径(A->B->C->D->A)的电感为491nH；高频路径(A->B->C->D->C->B->A)的电感为10.7nH。走线的直流电阻为1.45欧姆，而低频路径(A->B->C->D->A)的电阻大约为4欧姆。

 

点击看大图

 

阻抗的大小是电感与电阻的合成。因为返回电流选择阻抗最小的回路，因此在这个例子中，800KHz是临界的频率。低于800KHz，返回电流回路将选择低频路径(A->B->C->D->A)，因为这条路径电阻最小。高于800KHz，返回电流主要选择高频路径(A->B->C->D->C->B->A)，因为这条路径有较小的电感。

 

上面的例子参考文章：

Design Tip:  Resistive vs. Inductive Return Current Paths

By Bruce Archambeault, Ph.D, IEEE Fellow

http://pcdandf.com/cms/magazine/95/5127

 

[attach]123954[/attach]

 

关于连接电感的估算可以参考下面的这篇文章：

MR EMC Laboratory Technical Report: TR01-1-030, Theodore Zeeff

Estimating the Connection Inductance of a Decoupling Capacitor  

 

 对上面的例子我们用mathematica5仿真也可以得到返回电流路径的临界频率大约在825KHz附近。

 

 

为了提供一个连续的，低阻抗的通路给返回电流，参考平面(电源和地平面)必须是一块大块的铜皮而不受孔洞和裂缝的影响。在参考平面上，过孔所造成的空隙不能妨碍返回的电流路径，这很重要。否则的话，这种情况下的返回电流将绕过裂缝流走。这样的话，电流所形成的电磁场都将干扰其他信号走线的场而引入串扰。此外，过孔所在地平面所形成的空隙会影响流过它的走线的阻抗，从而使得阻抗不连续和增加了电磁干扰(EMI)。

 

点击看大图

 

 

 

 

本文参考

1) What is Characteristic Impedance? ,Eric Bogatin,Bogatin Enterprises

[attach]123957[/attach]

 

2) Return Current Path of Imbalanced Differential Line Caused by Slot on Reference Plane and Symmetry Imbalance, Jongjoo Shim, Prof. Joungho Kim

[attach]123958[/attach]

 

3) Analysis of Return Current Path for Chip-Package-PCB Co-Design

[attach]123959[/attach]

 

4) Grounding Common Impedance Coupling Path Grounding Circuit Ground

[attach]123960[/attach]

 

5) Analysis of Return Current Path Depending on On-Chip Decoupling Capacitor, Chunghyun Ryu

[attach]123961[/attach]

系统分类: PCB  |  用户分类: PCB电路板设计  |  标签: 参考平面 Reference Planes Ground  |  来源: 整理  | 

点击查看原文

发表评论 阅读全文(386) | 回复(2)

发表于 2010/1/26 16:12:20

0

关于投票

PCB设计指南(4)阻抗受控传输线

PCB设计指南(1)PCB板材料

PCB设计指南(2)层叠

PCB设计指南(3)爬电距离

PCB设计指南(4)阻抗受控传输线

PCB设计指南(5)参考平面

PCB设计指南(6)布线

PCB设计指南(7)过孔via

 

阻抗受控传输线(controlled impedance transmission)

受控阻抗传输线是特性阻抗Z0始终受控于其几何特性的走线。一般这些走线要等于不同的传输介质的阻抗，如电缆和线路终端器，以减少信号反射。对于这些数字隔离器来说，受控走线阻抗必须等于隔离器的输出阻抗，Zo~ro，作为源阻抗匹配。

 

点击看大图

 

为了决定Zo(走线受控阻抗)，隔离器的动态输出阻抗ro=ΔVout/ΔIout必须确定 。从下图可以知道有两个线性区段，低电平时ro=260欧姆，曲线其他部分ro=70欧姆。

 

点击看大图

 

走线厚度(t)，走线长度(w)，走线到地平面的距离(d)，PCB的介电常数(εr)，介电常数是由板子生产过程铜皮层的性能和所选择板子的材料所决定的。

1oz(盎司)的铜皮走线厚度t=1.37mils，2oz(盎司)的铜皮走线厚度t=2.74mil。环氧基纤维树脂FR-4的电介质常数，微带传输线(microstrip)εr=2.8~4.5，而带状传输线(stripline) εr=4.5。

 

点击看大图

 

如果εr和t确定了，可以根据上图得出w/h的比率，而h为顶层(top layer)到地平面(ground plane)的距离。根据下面的章节"参考平面"所介绍的那样，要设计一个低电磁干扰(EMI)的板子，信号走线和地平面之间要尽可能靠近。如果h=10mil的话，相应的走线宽度w=8mil。

整个走线都必须保持同一的宽度，不然的话，走线宽度的不一样，会使阻抗特性的不连续，从而增加了信号辐射和电磁干扰(EMI)。

很多时候εr和t都不是取上面的值的，采用不同的工艺，不同的PCB材质，要达到一定的效果，这时候就要根据h、d、εr和t通过公式计算微带线的阻抗。

 

点击看大图

 

微带传输线(microstrip)相关资料可以参考下面网页

 http://qucs.sourceforge.net/tech/node74.html

自己动手算总是很麻烦，也可以用软件计算。

1)     在线web的微带线和带状线阻抗计算

微带线  http://www.ekswai.com/microstrip.htm

带状线  http://www.ekswai.com/stripline.htm

2)     Allegro软件自带阻抗计算软件

3)     Polar SI 9000阻抗计算软件

Allegro和SI 9000阻抗计算的结果总是相差20欧姆左右，而且Allegro结果偏高，有人说polar更贴近生产实际，所以使用时还是选择polar。

 

点击看大图

                                                      ProtelDXP设置板厚

 

阻抗计算时还有一个问题，就是信号层到参考平面(电源层/地层)的厚度，对于双面板，这个厚度，就是板厚减去两个铜皮的厚度，前提就是BOTTOM面有覆铜。对于多层板，这个厚度就涉及到PCB板制作工艺了。

 

PCB叠层制作工艺

 

 

OZ其实是重量单位1OZ（盎司）＝28.35g，它是指一平方英尺的铜箔的重量。1OZ是指35um（1.4mil）的铜箔一平方英尺的重量是28.35g，后来大家慢慢把它当成厚度单位。图上1/2OZ为0.7mil加上0.5mil的镀铜就是1.2mil。表层线距如果小于4mil，一般的干膜较难以制作，这时会先减薄面铜再做外层。0.5可以理解为刷磨后的底铜。1/2OZ 为外层铜厚，1.2MIL为电镀后的表铜厚也就是客户所需要的最终铜厚。

 

CORE和PP

core和pp从本质上讲是一类东西，他们都是电介质。

core又叫内芯板，是两面带铜箔的；

pp的英文是prepreg，也叫预浸或半固化片。pp就是单纯的介质。

制作多层板时，Core和PP配合使用的，CORE与CORE之间用PP粘合，国内厂家有生益，CORE厚度（含铜皮）有

0.2mm/0.3mm/0.4mm/0.5mm/0.6mm/0.8mm/1.0mm/1.1mm/1.2mm/1.6mm/1.9mm

PP和core相比要软一些，并且有一定的粘性，它有很多种厚度可供选择，以便对电路板的叠层厚度进行调整以达到控制阻抗的目的。PP厚度有106/1080/2116/7628

 

如四层板：铜箔+PP+CORE+PP+铜箔

如六层板：铜箔+PP+CORE+PP+CORE+PP+铜箔

 

总结

所以设计阻抗时要根据工艺能力进行PCB仿真，，首先要设计要用的PP和CORE的厚度，再根据这个参数，用软件计算出线宽w。但还要考虑线宽是否能承受流过的电流大小，和这个线宽是否合理。所以对于初学者来说(比如我)很多时候都是线宽随便，阻抗要求PCB厂家来做，pcb加工厂会根据你要求的阻抗，来设置厚度和各层之间的间距的。(其实也不知道厂家这样设计能不能达到设计阻抗要求的)

 

在这过程中也不要忽略了板厚，下面是一家PCB厂家的工艺能力

http://www.sz-des.com/technic.php

 

最大板厚

单、双面板

2.0mm

多层板

6.0mm

最小板厚

单、双面板

0.4mm

多层板

4 层：0.6mm；6 层：0.8mm
8 层：1.2mm；10 层：1.6mm

 

更多PCB板的内容可以参考

http://www.pcbmatrix.com/Downloads/GeneralDocuments.asp

系统分类: PCB  |  用户分类: PCB电路板设计  |  标签: PCB microstrip stripline 带状线 微带线  |  来源: 整理  | 

点击查看原文

发表评论 阅读全文(324) | 回复(0)

发表于 2010/1/26 16:01:16

0

关于投票

PCB设计指南(3)爬电距离

PCB设计指南(1)PCB板材料

PCB设计指南(2)层叠

PCB设计指南(3)爬电距离

PCB设计指南(4)阻抗受控传输线

PCB设计指南(5)参考平面

PCB设计指南(6)布线

PCB设计指南(7)过孔via

 

爬电距离(Creepage Distance)

两个导电部件之间,或一个导电部件与设备及易接触表面之间沿绝缘材料表面测量的最短空间距离。沿绝缘表面放电的距离即泄漏距离也称爬电距离，简称爬距。对最小爬电距离做出限制，是为了防止会在绝缘材料表面产生局部恶化传导路径的布线，这样的布线会使得电子在绝缘表面或附近放电。

在电气上，对最小爬电距离的要求，和两导电部件间的电压有关，和绝缘材料的漏电起痕指数(CTI)有关，和电器所处环境的污染等级有关。使用绝缘材料，CTI提供了一个在标准测试中会引起走线失效的数值化的电压值。可以参看IEC60112标准对于CTI的定义。

随着隔离器电平的提高，如果希望有一个比较好的PCB板，不仅仅是需要降低PCB板的电磁发射干扰，而且减少爬电问题，这也很重要。除了要用宽封装的隔离器，而且还要采用其他措施，比如凹槽，凹槽能增加爬电距离。

 

点击看大图

 

凹槽增加了有效的爬电距离

 

对于一个槽(>1mm），唯一的要求是，现有的爬电距离，再加上槽宽度和的两倍槽深度必须等于或大于的爬电距离。凹槽也不能削弱PCB基板的强度而使PCB板达不到硬度测试要求。

隔离器下面的所有层的空间不能放置走线，过孔，焊盘，以保持最大的爬电距离。

系统分类: PCB  |  用户分类: PCB电路板设计  |  标签: 爬电距离 Creepage Distance 凹槽  |  来源: 整理  | 

点击查看原文

发表评论 阅读全文(327) | 回复(1)

发表于 2010/1/26 15:58:53

0

关于投票

PCB设计指南(2)层叠

PCB设计指南(1)PCB板材料

PCB设计指南(2)层叠

PCB设计指南(3)爬电距离

PCB设计指南(4)阻抗受控传输线

PCB设计指南(5)参考平面

PCB设计指南(6)布线

PCB设计指南(7)过孔via

 

 

层叠(Layer Stack)

实现低电磁干扰(EMI)的PCB设计，这里推荐一个最少四层的设计实例(参见下图)，其从上到下分别为：高速信号层(high-speed signal layer)、接地层(ground plane)、电源层(power plane)以及低频信号层(low-frequency signal layer)。

 

                                                    推荐的层叠结构

 

1.把高频走线布在顶层，以避免高频走线过程中使用到过孔而引入感应电感。在顶层隔离器和发送接收电路的数据线用高频走线直接相连。

2.高频信号线下面放置一个地平面，以控制传输连接线的阻抗，也提供了一个非常低电感的通路给返回电流(return current)流过。

3.将电源层置于接地层下面。这两个参考层构成了一个大约为100pF/inch2的附加高频旁路电容器。

4.在底层布线布置低速控制信号。这些信号线拥有较大的余量来承受过孔引起的阻抗不连续，这样的话就更有灵活性。

 

如果还需要增加供电层(Vcc)或信号层，增加的第二组电源层/地层必须对称层叠。这样层叠层压结构才稳定，板子也不会翘曲。不同电压的电源层和地层之间应该靠近一点，这样增加高频旁路电容，从而抑制噪声。

 

 

这里还有一层的意思就是要使用偶数层PCB，不能使用奇数层。具体可以参看下面一篇文章：

平衡PCB层叠设计方法

不用奇数层设计PCB的最好的理由是：奇数层电路板容易弯曲。当PCB在多层电路粘合工艺后冷却时，核结构和敷箔结构冷却时不同的层压张力会引起PCB弯曲。随着电路板厚度的增加，具有两个不同结构的复合PCB弯曲的风险就越大。消除电路板弯曲的关键是采用平衡的层叠。尽管一定程度弯曲的PCB达到规范要求，但后续处理效率将降低，导致成本增加。因为装配时需要特别的设备和工艺，元器件放置准确度降低，故将损害质量。

 

等效电容能提供一个到低频面低阻抗通路给高频(不是DC)噪声，使之从电源平面流到地平面，这样VCC就没有了交流噪声信号，而只有直流(DC)。

等效的高频旁路电容的大小与VCC和GND的距离成反比(C＝εS/（4πkd）)，距离越小，电容越大，滤除的交流噪声频率低。

 

点击看大图

系统分类: PCB  |  用户分类: PCB电路板设计  |  标签: 层叠 Layer Stack EMI PCB  |  来源: 整理  | 

点击查看原文

发表评论 阅读全文(327) | 回复(0)

发表于 2010/1/26 15:55:04

1

关于投票

PCB设计指南(1)PCB板材料

说说数字隔离器：PCB设计指南

 

PCB设计指南(1)PCB板材料

PCB设计指南(2)层叠

PCB设计指南(3)爬电距离

PCB设计指南(4)阻抗受控传输线

PCB设计指南(5)参考平面

PCB设计指南(6)布线

PCB设计指南(7)过孔via

      

 

        在这里虽然谈的是数字隔离器的PCB布板，但很多指导意见还是能用于其他高速电路里面的。本文主要参考翻译自SLLA284-Digital Isolator Design Guide。

[attach]123953[/attach] 

 

PCB板材料

就数字电路板而言，要使用标准FR-4环氧玻璃作为PCB材料。FR-4(Flame Retardant 4)是一种耐燃材料等级的代号，意思是树脂材料经过燃烧状态必须能够自行熄灭的一种材料规格，它不是一种材料名称，而是一种材料等级。因此目前一般电路板所用的FR-4等级材料就有非常多的种类。

相比那些廉价材料，FR-4其不但符合UL94-V0要求，而且还拥有更少的高频介电损耗、更低的吸湿性、更大的强/硬度以及更高的阻燃特性。下面是FR-4参数表：(上海伟奋实业)

 

点击看大图

 

从上面的参数表可以看到普通FR-4材料的节点丛书和介电损耗会随使用频率而发生变化，也会随温度湿度的变化发生较大变化，所以如果希望介电常数稳定的话，可以选用其他材料，如PTFE材料(也称为铁氟龙)。

系统分类: PCB  |  用户分类: PCB电路板设计  |  标签: FR-4 PCB 数字电路 材料  |  来源: 整理  | 

点击查看原文

发表评论 阅读全文(419) | 回复(0)

发表于 2010/1/18 17:48:17

0

关于投票

PCB走线传输线效应产生的信号完整性下降的仿真

        PCB走线传输线效应产生的信号完整性下降的仿真

    本文主要翻译自Sysacom AN200801-01A “Basic PCB traces transmission line effects causing signal integrity degradation simulation using Altium DXP version 6.9”

 

[attach]122456[/attach]

 

       传输线效应(transmission line effects)会导致信号完整性下降，信号完整性下降会引起传输延迟和产生振铃的反射。传输延时导致信号和数据信号的不对应(missalignment)，振铃导会致两次时钟触发(double clocking)或增加了串扰(crosstalk)。

 

PS：所谓double clocking，是指一暂存器在时钟信号尚未触发之前，数据信号已经重复被处罚两次，如此将造成第一次触发的数据被忽略掉。

 

Microstrip 微带传输线

 

            

 

Stripline 带状传输线

 

 

 

 

     更多计算公式可以参考http://www.pcb123.com/help/calculators/

 

微带线Simulate a microstrip 50ohm 100cm

 

①    Microstrip, Source 0-ohm, load open

 

点击看大图

 

PCB:

 

点击看大图

 

仿真结果：

 

点击看大图 

 

有仿真结果可以看出，两个上升沿之间的延时为6.02ns。这直接影响信号的传播速度。FR-4上微带线的延时为60ps/cm。要注意的是，这种情况下(Source 0-ohm, load open)，信号振铃的现象很严重。

 

②    Microstrip, Source 0-ohm, load 50-ohm

 

点击看大图 

 

PCB:

 

点击看大图 

 

仿真结果：

 

点击看大图

 

     增加的终端电阻明显降低了振铃(ringing)，下冲(undershoot)和过冲(overshoot)也得到限制。

 

③    Microstrip, Source 50ohm, load open

 

点击看大图

 

PCB:

 

点击看大图

 

仿真结果：

 

点击看大图

 

     增加的源阻抗与源阻抗为0ohm比起来降低了振铃。

 

④    Microstrip, Source 50ohm, load 50ohm

 

点击看大图

 

PCB:

 

点击看大图

 

仿真结果：

 

点击看大图

 

信号没有了振铃、下冲和过冲，但接收器接收到的电压电平比发送的电平下降了很多，不能保证能达到门电路的驱动水平。

 

 

带状线

①    Stripline, Source 0ohm, load open

 

点击看大图

 

PCB:

 

点击看大图 

 

仿真结果：

 

点击看大图 

   

有仿真结果可以看出，两个上升沿之间的延时为7.02ns。这直接影响信号的传播速度。FR-4上微带线的延时为70ps/cm。我们要注意到，带状线的信号传播比微带线要慢一些。要注意的是，这种情况下(Source 0-ohm, load open)，信号振铃的现象很严重。

 

②Stripline, Source 0-ohm, load 50-ohm

 

点击看大图

 

PCB:

 

点击看大图

 

仿真结果：

  

点击看大图

 

增加的终端电阻明显降低了振铃(ringing)，下冲(undershoot)和过冲(overshoot)也得到限制。

 

③Stripline, Source 50ohm, load open

 

点击看大图

 

PCB:

 

点击看大图

 

仿真结果：

 

点击看大图

 

增加的源阻抗与源阻抗为0ohm比起来降低了振铃。

 

④Stripline, Source 50ohm, load 50ohm

 

点击看大图 

 

PCB:

 

点击看大图

 

仿真结果：

 

点击看大图

 

信号没有了振铃、下冲和过冲，但接收器接收到的电压电平比发送的电平下降了很多，不能保证能达到门电路的驱动水平。

 

Crosstalk simulation between two traces

两条走线之间的串扰

仿真的目的是了解走线的距离与串扰的关系和微带线和带状线串扰的不同。仿真用到了30cm的走线，两条走线都是50欧姆。仿真电路图如下：

 

点击看大图  

 

PCB:

 点击看大图

 

微带线，线距为4mil

 

 

点击看大图 

 

带状线，线距4mil

 

点击看大图

 

仿真结果：

 

 点击看大图

 

下图和下表显示了不同线距地微带线和带状线的仿真结果。

微带线或带状线，两条走线线距增加，串扰(过冲和下冲)将减少。带状线的串扰比微带线的串扰少，大约低10倍左右。

 

 

点击看大图

系统分类: PCB  |  用户分类: PCB电路板设计  |  标签: PCB microstrip stripline 带状线 微带线  |  来源: 整理  | 

点击查看原文

发表评论 阅读全文(281) | 回复(4)

发表于 2009/3/13 18:19:22

1

关于投票

标准Packages 封装数据手册

标准Packages 封装数据手册

封装分类

       以上数据都是ADI公司提供的，基本涵盖了芯片封装大小，如用Protel画封装的话，可以参考以上的数据手册，当然要注意的是，以上尺寸是芯片的大小，如果是机器焊接的话（回流焊/波峰焊），版图的大小可以按照芯片管脚的大小设计。如果是人焊接的话，为了方便焊接，焊盘还是画大一点好。

大家也可以参考Allegro封装生成器0.08里面封装尺寸。

 

Allegro封装生成器0.08下载：http://space.ednchina.com/upload/2009/3/13/761680b9-cae3-419a-a94d-843ea86be0c6.rar

 

点击看大图

系统分类: PCB  |  用户分类: PCB电路板设计  |  标签: PCB Protel Allegro Package 封装  |  来源: 整理  | 

点击查看原文

发表评论 阅读全文(938) | 回复(1)

发表于 2008/11/15 13:04:30

1

关于投票

[转贴]电阻电容的封装选择及PCB布线

[转贴]电阻电容的封装形式如何选择

1.电阻电容的封装形式如何选择，有没有什么原则?比如,同样是104的电容有0603、0805的封装，同样是10uF电容有3216，0805,3528等封装形式，选择哪种封装形式比较合适呢?
我看到的电路里常用电阻电容封装：
电容：
　　0.01uF可能的封装有0603、0805
　　10uF的封装有3216、3528、0805
　　100uF的有7343
　　320pF封装：0603或0805
电阻：
　　4.7K、10k、330、33既有0603又有0805封装。
请问怎么选择这些封装?
答：
贴片的封装主要有：0201 1/20W 0402 1/16W 0603 1/10W 0805 1/8W 1206 1/4W
电容电阻外形尺寸与封装的对应关系是: 0402=1.0x0.5 0603=1.6x0.8 0805=2.0x1.2 1206=3.2x1.6 1210=3.2x2.5 1812=4.5x3.2 2225=5.6x6.5
电容本身的大小与封装形式无关，封装与标称功率有关。它的长和宽一般是用毫米表示的。但是型号是采用的英寸的表示方法。

选择合适的封装第一要看你的PCB空间，是不是可以放下这个器件。一般来说，封装大的器件会比较便宜，小封装的器件因为加工进度要高一点，有可能会贵一点，然后封装大的电容耐压值会比封装小的同容量电容耐压值高，这些都是要根据你实际的需要来选择的，另外，小封装的元器件对贴装要求会高一点，比如 SMT机器的精度。如手机里面的电路板，因为空间有限，工作电压低，就可以选用0402的电阻和电容，而大容量的钽电容就多为3216等等大的封装

2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连，有时候引脚之间(如A-1和B-2)之间却要加上一片电阻，如22欧，请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?
答： 这个电阻一般是串电阻，拿来做阻抗匹配的，当然也可以做降压用，用于3.3V I/O <