zh-cnGoodspeed Rss20Sun, 07 Sep 2008 08:39:31 GMTFri, 18 Jul 2008 21:52:01 GMThttp://blog.ednchina.com/victor29z/136187/message.aspx利用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线，本文将对这些设计策略深入阐述。 FPGA设计的第http://blog.ednchina.com/victor29z/136187/message.aspxvictor29zFri, 18 Jul 2008 21:50:15 GMThttp://blog.ednchina.com/victor29z/136186/message.aspx本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。 FPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅http://blog.ednchina.com/victor29z/136186/message.aspxvictor29zFri, 18 Jul 2008 21:45:50 GMThttp://blog.ednchina.com/victor29z/136185/message.aspx SOPC (片上可编程系统)是Altera公司提出的一种灵活、高效的SOC解决方案，能将处理器、存储器、I/O口等系统设计需要的功能模块集成到一个PLD器件上，构建一个可编程的片上系统。本文介绍的面阵CCD采集系统，利用Altera的SOPCBuilder定制的NIOS II软核处理器及与采集相关http://blog.ednchina.com/victor29z/136185/message.aspxvictor29zThu, 17 Apr 2008 17:36:35 GMThttp://blog.ednchina.com/victor29z/106522/message.aspx在一个网友的blog上看到的，好东西呀！以前一直认为自己c一点问题也没有了，看完这个，发现自己确实差的还远啊！好好学学！收藏！ C语言测试是招聘嵌入式系统程序员过程中必须而且有效的方法。这些年，我既参加也组织了许多这种测试，在这过程中我意识到这些测试能为带面试者和被面试者提供许多有用信息，此外，撇开http://blog.ednchina.com/victor29z/106522/message.aspxvictor29zThu, 17 Apr 2008 11:06:07 GMThttp://blog.ednchina.com/victor29z/106367/message.aspxTD340+IRF3205做的，请高手指点 http://blog.ednchina.com/victor29z/106367/message.aspxvictor29zThu, 17 Apr 2008 10:42:15 GMThttp://blog.ednchina.com/victor29z/106355/message.aspx 常规的贴片电阻的标准封装及额定功率如下表： 英制(mil) 公制(mm) 额定功率(W)@ 70°C 0201 0603 1/20 0402 1005 1/16 0603 1608 1/10 0805 2012 1/8 1206 3216 1/4 1210 3225 1/3 1812 4832 1http://blog.ednchina.com/victor29z/106355/message.aspxvictor29zThu, 17 Apr 2008 10:25:20 GMThttp://blog.ednchina.com/victor29z/106353/message.aspx1、选择合适的算法和数据结构 ig 5Ce;P8R 应该熟悉算法语言，知道各种算法的优缺点，具体资料请参见相应的参考资料，有 Y YA/QLJ6 很多计算机书籍上都有介绍。将比较慢的顺序查找法用较快的二分查找或乱序查找 [\U`si 法代替，插入排序或冒泡排序法用快速排序、合并排序或根排序http://blog.ednchina.com/victor29z/106353/message.aspxvictor29zThu, 17 Apr 2008 10:20:50 GMThttp://blog.ednchina.com/victor29z/106352/message.aspx一个机器周期包括12个时钟周期。下面让我们算一下一个机器周期是多长时间吧。设一个单片机工作于12M晶振，它的时钟周期是1/12（微秒）。它的一个机器周期是12*（1/12）也就是1微秒。（请计算一个工作于6M晶振的单片机，它的机器周期是多少）。MCS-51单片机的所有指令中，有一些完成得比较快，只要http://blog.ednchina.com/victor29z/106352/message.aspxvictor29zWed, 16 Apr 2008 21:23:39 GMThttp://blog.ednchina.com/victor29z/106238/message.aspxkeil入门教程 推荐！http://blog.ednchina.com/victor29z/106238/message.aspxvictor29zWed, 16 Apr 2008 21:21:23 GMThttp://blog.ednchina.com/victor29z/106231/message.aspx NPN和PNP主要就是电流方向和电压正负不同，说得“专业”一点，就是“极性”问题。 NPN 是用 B→E 的电流（IB）控制 C→E 的电流（IC），E极电位最低，且正常放大时通常C极电位最高，即 VC > VB > VE PNP 是用 E→B 的电流（IB）控制 E→C 的电流（IChttp://blog.ednchina.com/victor29z/106231/message.aspxvictor29zMon, 14 Apr 2008 19:38:21 GMThttp://blog.ednchina.com/victor29z/105072/message.aspx 早就听说过中广核好的变态的待遇，说句心里话，真的很诱人！可是，当这一份中广核的协议摆在我面前时，我却拒绝了。 先说说这次招聘的来龙去脉吧。这次广核来我们学校招聘的是“订单+联合培养”的员工。所谓“订单+联合培养”就是在大三学生中选拔录用，然后到苏州核电学院培训一年，然后能够直接上岗。 我最初参加应http://blog.ednchina.com/victor29z/105072/message.aspxvictor29zThu, 03 Apr 2008 14:37:51 GMThttp://blog.ednchina.com/victor29z/100680/message.aspx volatile 提醒编译器它后面所定义的变量随时都有可能改变，因此编译后的程序每次需要存储或读取这个变量的时候，都会直接从变量地址中读取数据。如果没有 volatile关键字，则编译器可能优化读取和存储，可能暂时使用寄存器中的值，如果这个变量由别的程序更新了的话，将出现不一致的现象。下面举例说明http://blog.ednchina.com/victor29z/100680/message.aspxvictor29zSun, 11 Nov 2007 15:58:12 GMThttp://blog.ednchina.com/victor29z/58704/message.aspx 前一阵要了一块ep2c5的核心板空板，想自己焊一块学习fpga,这样就不用总向别人借板了。由于各种考试、实验的原因，一直没焊。 今天，终于抽出半天的时间把它焊完了，说实话这还真是本人第一次焊接144脚这么密的QFP封装芯片，幸运的是一次就成功了！晚上测试了一下，一切正常！呵呵，手艺还不错吧！秀一下http://blog.ednchina.com/victor29z/58704/message.aspxvictor29zSat, 03 Nov 2007 18:03:20 GMThttp://blog.ednchina.com/victor29z/57167/message.aspx前不久，我完成了我的模拟电子线路课程设计——音频功率放大器。题目不算难，算来这已经是我第四次做功放了，基本没有什么技术难度！由于我比较讨厌面包板，所以决定不在实验室做，自己画板完成。虽说画的不算好吧，但至少不算坏，我敢保证不会比任何面包板插出来的差！ 今天上课，本以为拿去测试一下就ok了。没想到受到http://blog.ednchina.com/victor29z/57167/message.aspxvictor29zTue, 16 Oct 2007 13:49:35 GMThttp://blog.ednchina.com/victor29z/52896/message.aspx 到今天为止，我在fpga方面算是初战告捷了！ 今天，看完了verilog基础语法部分的最后一个章节。回想起来，从开始看这本书到今天也不过一周的时间，我真是有点佩服自己了，哈哈！真是越看越顺！越看越明白。其实还是要归功于这本图书馆的verilog教材。比从网上下载的那些教程简单易懂多了。这里推荐一下http://blog.ednchina.com/victor29z/52896/message.aspxvictor29zThu, 11 Oct 2007 20:10:15 GMThttp://blog.ednchina.com/victor29z/51445/message.aspx经过今天一天的奋斗，终于成功地配置了我的第一个verilog程序。 虽然只是很小的一步。但确有着重大的意义！标志着我已经进入了FPGA世界的大门。兴奋！发帖纪念！ http://blog.ednchina.com/victor29z/51445/message.aspxvictor29zSun, 07 Oct 2007 12:39:26 GMThttp://blog.ednchina.com/victor29z/50442/message.aspx 正在学习verilog。哎~~好想赶快上手FPGA，没想到verilog还真是一块难啃的硬骨头。好多新概念啊，从来都没接触过的！不过我相信凭借我的天赋还是可以闯过着一关的。万事开头难么，也许只要一上手就容易了。 单片机方面，我就准备延用飞思卡尔这一套东西了。以前只知道16位的s12系列请能强。现在http://blog.ednchina.com/victor29z/50442/message.aspxvictor29zFri, 28 Sep 2007 23:19:52 GMThttp://blog.ednchina.com/victor29z/49775/message.aspx 到家了，这是今年第一次在家安安稳稳地过一个假期。怎么说呢，其实还是有点想家吧。五一做校赛，暑假做智能车，紧接着又参加NUEDC2007，忙得团团转，也就顾不上想起他的事情了。现在突然一放松下来，就什么都想起来了。 从电子设计竞赛结束之后，到今天，我一直在堕落。上课也不爱去上，去了也就是睡觉。给自己http://blog.ednchina.com/victor29z/49775/message.aspxvictor29zSun, 23 Sep 2007 22:10:51 GMThttp://blog.ednchina.com/victor29z/48493/message.aspx 好长时间没来打理这个blog了，发现自己真是很懒，真的不知道什么时候才能把自己的blog建设得像zl0801和5idanpianji一样成功。呵呵 难得今天写一次博客，总结一下近来做过的事情吧！ 8月份的上海之行可以说是成功的，成功的出乎意料！抱着“保三争二”的态度到的上海，到上海后受到了沉重的打http://blog.ednchina.com/victor29z/48493/message.aspxvictor29zMon, 06 Aug 2007 21:19:02 GMThttp://blog.ednchina.com/victor29z/39710/message.aspx 预赛结束回到学校已经一个周有余了。老师把天威报告厅借给了我们飞思卡尔项目组，我们花了600多块钱在这里搭了一个更大的跑道。这回爽了，再也不用和机器人组抢地盘了。 系里的指导老师可能是觉得我们今年比去年进步很多，所以也比较关注我们的进度，隔三差五就来我们这转转。弄得我们压力很大。看来他今年是非让我们http://blog.ednchina.com/victor29z/39710/message.aspxvictor29z