标签：
无标签
时钟线走线
1. 表面层无时钟布线或布线长度=<500mil(关键时钟表层布线=<200mil)；并且要要完整地平面作回
流，未跨分割或跨分割位置已作桥接处理
2. 晶振及时钟驱动电路区域TOP层无其它布线穿过；（这条有时比较难满足）
3. 信号线周围避免有其它信号线，在必要时满足3W原则（两线中心距为线宽的3倍），这点在布
数据线或地址线排线时，一般不作此种方案考虑，而重点考虑时序（等长）。
4. 在可能的情况下，电原层应尽量满足20h原则：即电源层边界相对于地层边界内缩板厚度的20倍
**20H规则：由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边缘效应。可以将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地边沿内；内缩100H则可以将98%的电场限制在内。
5. 不同频率时钟之间满足3W原则
**3W规则：为了减少线间窜扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W规则。
6. 当时钟信号换层且回流参考平面也改变时，一般在时钟线换层过孔旁布一接地孔
7. 时钟布线与I/O接口、拉手条的间距>=1000mil
8. 时钟线与相邻平面层布线的平等长度<=1000mil
9. 多负载时钟结构尽量采用星形，在实际实现中一般采用在走到多负载点相对中心位置进行等长
分叉方式,
10. SDRAM布线中，SDCLK与DATA的长度相差<=800mil
11. 带状线（中间层走线）的典型传输速度为180ps/inch，微带线(表层走线)为140ps/inch
接口走线要求：
1. 差分布线规则：并行且等距、同层、等长
2 接口变压器与接口连接器之间的网络长度小于1000mil
3 .跨分割的复位线在跨分割处加桥接措施
4. 接口电路的布线应遵循先防护、后滤波的原则
5. 接口变压器、光耦等隔离器件初、次级互相隔离，无相邻平面等耦合通路，对相应的参考平面
隔离宽度大于100mil
板的堆叠：
1. 元件层的临近层为地平面，提供器件屏蔽层以及为定层布线层提供参考平面
2. 所有信号层尽可能与地平面相邻
3. 尽量避免2信号层直接相邻
4. 主电源尽可能与其对应地相邻
5. 兼顾层压结构对称性
其他布线注意点：
1. 电源层和地层之间的EMC环境较差，应避免布置对干扰敏感的信号
2. 信号线必须无直角
3. 布线尽可能靠近一个平面，并避免跨分割，若必须跨分割或者无法靠近电源地平面，这些情况仅
允许在低速信号线中存在
系统分类:
PCB | 用户分类:
硬件相关资料 | 来源:
原创 | 【推荐给朋友】